【Espier FPGA VHDL学习帖】第16帖 Buffer

常见泽1

【Espier FPGA VHDL学习帖】第16帖 Buffer [复制链接]

【Espier  FPGA  VHDL学习帖】第16帖 Buffer

       BUFFER 模式从本质上将仍是 OUT 模式 只是在内部结构中具有将输出至外端口的信号回读的功能 即允许内部回读输出的信号,即允许反馈 如计数器的设计 可将计数器输出的计数信号回读 以作下一计数值的初值

与INOUT 模式相比 显然BUFFER 的区别在于回读 输入 的信号不是由外部输入的而是由内部产生 向外输出的信号 有时往往在时序上有所差异

通常实现内部反馈有两种方式 即利用BUFFER建立一个缓冲模式的端口或在结构体内定义一个缓冲节点信号 SIGNAL， 它们的逻辑功能和综合后的电路都是一样的。

1. port(
   
2.               dout       :      out               std_logic_vector(2 downto 0);
   
3.               temp       :      buffer     std_logic_vector(2 downto 0)
   
4.               );
   
5. end ledd;
   
6. 
   
7. ARCHITECTURE  ONE OF ledd is
   
8. begin
   
9.        temp       <=   "001";
   
10.        dout       <=   temp;
    
11. end ONE;

复制代码

上面例子仅仅是做介绍，没有什么其他考虑，可能很不合理，只是为了介绍BUFFER怎么用的而已。

在实际的数字集成电路中 IN 相当于只可输入的引脚OUT 相当于只可输出的引脚 BUFFER相当于带输出缓冲器并可以回读的引脚 与TRI引脚不同 而INOUT相当于双向引脚 即 BIDIR 引脚 是普通输出端口 OUT 加入三态输出缓冲器和输入

缓冲器构成的

[ 本帖最后由 常见泽1 于 2013-12-15 02:10 编辑 ]