社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 精华区
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
搜索
查看: 1726|回复: 4

[求助] verilog的问题

[复制链接]

8

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2012-12-2 17:09:32 | 显示全部楼层 |阅读模式
编了一个verilog的四位无符号加法器、测试信号的仿真没有问题了、但是主程序的仿真仿不出来、不知道是调用的问题还是别的,请大家帮忙查错
测试信号:
  1. `include "adder.v"
  2. module adder_tb();
  3. reg[3:0]addend,adder;//加数和被加数
  4. reg a1,a2,a3,a4,b1,b2,b3,b4,c0;//各个位和初始进位
  5. initial
  6. begin
  7. addend=4'b0001;//被加数为1
  8. adder=4'b0010;//加数为2
  9. c0=1'b0;
  10. a1=addend[0];
  11. a2=addend[1];
  12. a3=addend[2];
  13. a4=addend[3];
  14. b1=adder[0];
  15. b2=adder[1];
  16. b3=adder[2];
  17. b4=adder[3];
  18. end
  19. adder m(.a1(a1),.a2(a2),.a3(a3),.a4(a4),.b1(b1),.b2(b2),.b3(b3),.b4(b4),.c0(c0));//调用
  20. endmodule
复制代码
主程序:
  1. module adder(a1,a2,a3,a4,b1,b2,b3,b4,c0,sum);
  2. input a1,a2,a3,a4,b1,b2,b3,b4,c0;
  3. output[4:0] sum;
  4. reg[4:0] sum;
  5. wire c1,c2,c3,c4;//中间进位
  6. always@(*)
  7. sum[0]=((~a1)&(~b1)&c0)|((~a1)&b1&(~c0))|(a1&(~b1)&(~c0))|(a1&b1&c0);
  8. always@(*)
  9. sum[1]=((~a2)&(~b2)&c1)|((~a2)&b2&(~c1))|(a2&(~b2)&(~c1))|(a2&b2&c1);
  10. always@(*)
  11. sum[2]=((~a3)&(~b3)&c2)|((~a3)&b3&(~c2))|(a3&(~b3)&(~c2))|(a3&b3&c2);
  12. always@(*)
  13. begin
  14. sum[3]=((~a4)&(~b4)&c3)|((~a4)&b4&(~c3))|(a4&(~b4)&(~c3))|(a4&b4&c3);
  15. sum[4]=c4;
  16. end
  17. assign c1=(a1&b1)|(a1&(~b1)&c0)|((~a1)&b1&c0);
  18. assign c2=(a2&b2)|(a2&(~b2)&c1)|((~a2)&b2&c1);
  19. assign c3=(a3&b3)|(a3&(~b3)&c2)|((~a3)&b3&c2);
  20. assign c4=(a4&b4)|(a4&(~b4)&c3)|((~a4)&b4&c3);
  21. endmodule
复制代码
3.jpg

[ 本帖最后由 fengyiyong 于 2012-12-6 22:49 编辑 ]
此帖出自FPGA/CPLD论坛

点评

主程序中“always @ ”是需要有数据变动才会运行的,也就是主程序中的一位加法的程序没有工作。 你可以在TB文件中,过上10个时间单位(#10),将加数和被加数改动一次,这样就可以触发主程序了。  详情 回复 发表于 2012-12-7 16:05
好奇,在verilog里,top 文件到底是干嘛的呢?没懂:Sweat:  详情 回复 发表于 2012-12-3 23:22

回复

使用道具 举报

1

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2012-12-3 23:22:14 | 显示全部楼层

回复 楼主 fengyiyong 的帖子

好奇,在verilog里,top 文件到底是干嘛的呢?没懂

点评

由于verilog语言支持模块化的编程,一个模块一个功能,而整个系统又可以分为好几个功能,所以就需要TOP文件,TOP文件将所有的功能模块放在一起,组成一个功能更强的模块或者系统。  详情 回复 发表于 2012-12-7 16:09
顶层模块么、就是测试信号、  详情 回复 发表于 2012-12-6 22:50

回复

使用道具 举报

8

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2012-12-6 22:50:53 | 显示全部楼层

回复 沙发 吟啸烟霞 的帖子

顶层模块么、就是测试信号、

回复

使用道具 举报

302

TA的帖子

0

TA的资源

纯净的硅(中级)

Rank: 5Rank: 5

发表于 2012-12-7 16:05:31 | 显示全部楼层

回复 楼主 fengyiyong 的帖子

主程序中“always @ ”是需要有数据变动才会运行的,也就是主程序中的一位加法的程序没有工作。
你可以在TB文件中,过上10个时间单位(#10),将加数和被加数改动一次,这样就可以触发主程序了。
一个人,一本书,一杯茶,一帘梦。

回复

使用道具 举报

302

TA的帖子

0

TA的资源

纯净的硅(中级)

Rank: 5Rank: 5

发表于 2012-12-7 16:09:30 | 显示全部楼层

回复 沙发 吟啸烟霞 的帖子

由于verilog语言支持模块化的编程,一个模块一个功能,而整个系统又可以分为好几个功能,所以就需要TOP文件,TOP文件将所有的功能模块放在一起,组成一个功能更强的模块或者系统。
一个人,一本书,一杯茶,一帘梦。

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2017-9-23 12:02 , Processed in 0.400982 second(s), 23 queries , Redis On.

快速回复 返回顶部 返回列表