Xilinx VHDL 时序问题怎么解决

dongxh

Xilinx VHDL 时序问题怎么解决 [复制链接]

做了一个状态机与一个RAM相连，状态机发3个地址给RAM，通过一个端口先后读进3个数，然后通过3个端口输出。

问题来了，这3个数的值总是一样的或者顺序是乱的。

要不要连个寄存器呢？求高人指点。

[ 本帖最后由 dongxh 于 2012-10-26 01:30 编辑 ]

seuwuxi

可以提供你的RAM资料,和你自己的时序图吗？这样的话比较好解决,~猜测有可能是时序不满足所导致的,

eeleader

基本上时序没控制好造成的

dongxh

给点建议好吗？

eeleader

RAM操作，读，需要延迟一个时钟（至少），才能取数据；写，不需要延迟！

Crazy_HUA

学习

eeleader

不知你理解否？

dongxh

谢谢指点，还是有问题。

when S1_FETCH=>

                 rena <= '0';
                 rwea <= "0";
                 renb <= '1';
                 saddrb <= saddr_i & saddr_k;
                 ra <= sdoutb;
                 rce <= '0';
                 ren <= '0';
                 NEXT_STATE <= S2_FETCH;
                  
                 
          when S2_FETCH=>

                 rena <= '0';
                  rwea <= "0";
                 renb <= '1';
                 saddrb <= saddr_k & saddr_j;
                 rb <= sdoutb;
                 rce <= '0';
                 ren <= '0';
                 NEXT_STATE <= S3_ADD;
                 
          when S3_ADD=>

                 rena <= '0';
                 rwea <= "0";
                 renb <= '0';
                 rce <= '1';
                 ren <= '0';
                 NEXT_STATE <= S4_FETCH;
                 
          when S4_FETCH=>

                 rena <= '0';
                 rwea <= "0";
                 renb <= '1';
                 saddrb <= saddr_i & saddr_j;
                 rc <= sdoutb;
                 rce <= '0';
                 ren <= '0';
                 NEXT_STATE <= S5_COMP;

我是通过saddra发给RAM 3个地址。
通过sdoutb接受，并分配给ra，rb，rc这3个端口输出，结果这3个端口的输出都是一样的。
按你的提示我加了10ps的延迟，如下。也就是发完地址等一个时钟周期再接受，可还是不成。
我又改成了40ps，80ps，100ps仍然是错的。

再提个问题，我模拟的时候时钟周期是10ps，是不是有点短，还有怎么选择时钟周期比较好呢？因为我改变时钟周期，输出也会变。
                 rena <= '0';
                 rwea <= "0";
                 renb <= '1';
                 saddrb <= saddr_i & saddr_k after 10ps;
                 ra <= sdoutb;
                 rce <= '0';
                 ren <= '0';
                 NEXT_STATE <= S2_FETCH;

eeleader

10ps相当的短

dongxh

那多少合适呢？是根据什么确定时钟周期呢？有规定吗？