4778|5

79

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

关于block ram的输出延迟问题 [复制链接]

用了双端口block ram,输出总是要延迟两个周期,这个问题能解决吗,是不是ip核的配置有问题?
此帖出自FPGA/CPLD论坛

最新回复

输出一定会有延迟的,这是内部电路的固有特性  详情 回复 发表于 2020-10-20 18:29
点赞 关注
 

回复
举报

3138

帖子

0

TA的资源

裸片初长成(初级)

沙发
 
 延迟一拍总是要有的吧,因为写入时需要时钟跃变沿锁存。至于第2拍延迟,可能是你设置了寄存器型输出,所以也要时钟跃变沿。
此帖出自FPGA/CPLD论坛

点评

明白了,谢谢  详情 回复 发表于 2012-10-19 14:34
 
 

回复

269

帖子

0

TA的资源

纯净的硅(中级)

板凳
 
楼上分析相当犀利啊!
此帖出自FPGA/CPLD论坛
个人签名一个人,一本书,一杯茶,一帘梦。
 
 
 

回复

79

帖子

0

TA的资源

一粒金砂(中级)

4
 

回复 沙发 仙猫 的帖子

明白了,谢谢
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

5
 
延迟两拍,只要数据是同一时间也可,流水线处理不就是这样的吗?
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

122

帖子

0

TA的资源

版主

6
 
输出一定会有延迟的,这是内部电路的固有特性
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表