90纳米工艺时代挑战多多但终能克服

gaoyanmei

90纳米工艺时代挑战多多但终能克服 [复制链接]

 

为了真正实用，工艺移植的实施必须非常清楚，这样，设计人员无需了解如何进行更改的详情即可从中获益。虽然大多数公司的产品发展蓝图均将随年份变化的工艺移植描述为 fiat accompli，但工艺改进仍是一项令人瞩目的技术成就。每个工艺节点都提出了在第一眼看来似乎是难以逾越的全新制造挑战。但是，专家最后总未宣布 CMOS 碰到难题，之所以这么说，是因为每次业界领导者总能够克服重重困难，开辟出新的道路。

通过在互连层提供 2.9 k (OSG) 电介质材料（而上一代产品仅使用 3.6 k (FSG)），TI 大大提高了晶体管性能。低 k 材料能够在提高驱动电流的同时，降低器件互连层内的电容并缩短传播延迟时间。假设这些是晶体管开关速度的主要影响因素，则低 k 材料可以提高芯片的总体工作频率及性能。此外，低 k 电介质还使得芯片上的金属线路能够紧密地封装在一起，从而降低电信号漏泄的风险。

过去，当 TI 推出新的材料或工艺时，首先会出现在超高性能工艺流程中。然后，在 TI 获得有关新材料或工艺的经验后，它才会扩展到下一个节点，应用到其它流程中。例如，2.9 k OSG 电介质是在采用 0.13 微米工艺技术的超高性能工艺流程中推出的，现在它可用于采用 90纳米工艺技术的 DSP 架构中。

促使 90纳米工艺技术的参数应用到 Sun 微系统公司的超高性能工艺流程中的新技术包括采用硅化镍金属门的 0.037 微米的门长，以及使用超浅源极/漏极连接应变硅 (strained silicon) 的方法，可同时提高 NMOS 与 PMOS 晶体管的性能。门长越短（或许这是该行业最具挑战性的难题），产生的性能越高。硅化镍可以降低门电阻，而晶体管通道上产生的应变则可以提高电子迁移率。

虽然在推出 65纳米工艺工艺技术（预计将于 2005 年推出样片）之前，DSP 不会有上述性能提高，但它们是性能改进即将到来的征兆：TI 预期其最高性能的 90纳米晶体管将比其最高性能的 0.13 微米晶体管的性能高出 50%。

目前业界正在研究未来的工艺改进，包括全新的高 k 门电介质，即氧氮化铪硅 (HfSiON)。随着晶体管尺寸的不断缩小，更高的 k 材料可以防止材料太细而导致漏电流不断上升。HfSiON 作为迄今为止最稳定的高 k 门电介质材料，在半导体行业中备受关注1。

创新技术的另一个部分就是 TI 采用 300 毫米（12 英寸）的晶圆。300 毫米的晶圆所容纳的芯片是 200 毫米晶圆的 2.4 倍，进一步降低了制造成本，从而可提供价格更低廉的技术。此外，TI 还将 0.13 微米工艺技术的节点从铝换成了铜。

通过在 0.13 微米工艺技术的节点处引入铜以及 300 毫米的晶圆，TI 在采用 90纳米工艺技术时能够充分利用这些流程的经验曲线，同时通过减少 0.13 微米与 90纳米工艺技术之间的转换次数来降低总体风险。通过在原有的技术基础之上构建并预先规划架构方面的更改，TI 还能够随着时钟速率的提高不断保持产品系列之间的代码兼容性。这意味着一直致力于开发 600-MHz C6416 DSP 的设计人员在开发 1-GHz 器件时已经拥有数年的经验。

芯片制造方面的优异技术必须还包括封装与制造技术。TI 提供了采用无引线镍/钯 (Ni/Pd) 涂层材料的各种封装，这些封装是 TI 于 1989 年推向 IC 市场的。某些高销量 MicroStar BGA? 产品还采用了无引线球封装。此外，TI 在基本制造技术的开发方面一直处于领先地位，例如在高级节点上使平版印刷影像更加清晰的光学微距校正 (OPC) 技术。

TI还可从其 SRAM 技术中反映出来。六晶体管的元件大小只有 0.97 微米。假设内存对 DSP 应用非常重要，在这些应用中，总体性能与您退出芯片的频率密切相关，则如果能够经济高效地提高片上内存，就能提高性能。

或者，由于内存会占用大部分芯片空间，因此体积更小的内存单元可以缩小芯片尺寸，进而降低成本，或者留出更大空间以便添加更多功能。例如，C6416 DSP 拥有一个可编程的集成 Viterbi/Turbo Code 协处理器，该协处理器是分立的，并且与执行管线并行。不仅通信应用能够在更小的工艺节点上通过更快的时钟速率来提高效率，而且增加的 Viterbi/Turbo Code 协处理器通过分担前向纠错 (FEC) 处理负荷并支持更高的通道密度获得更大的增益。

目前已有对处理能力要求更高的应用。其处理能力几乎是基站中或线路卡上许多语音通道的两倍，这可以降低部署成本，从而使采用某项技术的价格降至最低。其它的应用包括将过去驻留在多个芯片上的技术集成到一个芯片上。例如，将数字电视或手机集成到一个芯片上，既可降低成本，又可缩小器件空间。

通过完美的几何学可以将 RF、模拟、DSP 以及内存功能集成到单个 SoC 中，而数字 RF 只是这类集成实现方式的其中一例。TI 深信，CMOS 及其现有基础设施将继续充当低成本、高销量市场的主角。

如上所述，过渡到 90纳米工艺技术不仅仅是一次工艺改进。它是许多不同技术进步的结晶。通过投入大量资金以开发新的半导体制造技术以及诸如数字 RF 等高级架构，TI 将继续在不提高成本、不降低产量或可靠性的情况下促使性能不断提高，并通过将 CMOS 功能扩展到所有前沿领域来维持其领先地位：

• 诸如 2.9 k OSG 电介质、0.037 微米硅化镍门、应变硅等工艺改进提高了晶体管封装技术、缩小了晶体管尺寸并提高了运行速度。
• 微架构改进提高了效率。
• 高级电路设计改进了工艺流程，该流程根据具体的应用需求对性能、密度和/或功耗进行了全面配置。
• 高级 SRAM 技术提高了内存的密度。
• 可编程的集成协处理器可以分担 DSP 处理器的负荷并提高总体处理能力。
• 系统专业技术，用于制定先进的高效率战略。
• 诸如 300 毫米晶圆、光学徽距校正以及无引线封装等制造技术。
• 业界领先的 SoC 模拟组件集成能力，以支持新一代消费类电子器件。