社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 1172|回复: 1

fpga实用技巧分享

[复制链接]

8909

TA的帖子

0

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2012-5-23 09:28:22 | 显示全部楼层 |阅读模式
技巧一:批量注释。在Q2 当前文本编辑框内,选中需要注释的代码,右键,选择comment selection。如果去掉注释,选中需要去掉注释的代码,右键,选择uncomment selection。
技巧二:FPGA IO总线操作。在正确理解FPGA IO总线操作前,先了解IO 硬件设计图如下:
1.GIF
   从图上可以看出,外部信号输入输出共用一根信号线.内部输入信号直接连接;输出增加了OC门。所以IO线从硬件上可以表达3种状态,高电平、低电平和高阻。
因此,IO总线操作技巧:关键技术在于:实体部分必须对端口属性进行申明,端口属性必须为inout类型,在构造体需要对输出信号进行有条件的高阻控制。
   bidir <= from_core WHEN oe=‘1’ ELSE “ZZZZ”;
   to_core <= bidir;
didir输入当着普通的in类型,而在输出时,需要加一定的控制条件,三态输出.问题的关键在于:如何确定这个条件?
 其实这个条件很简单,当FPGA输出信号(高或低电平)完成后,在取输入信号之前,先让输出高阻;否则影响输入信号。
 掌握上面的原理,任何双向总线设计,你当得心应手!哈哈哈哈!
[ 本帖最后由 eeleader 于 2012-5-23 09:47 编辑 ]
此帖出自FPGA/CPLD论坛
1.GIF

评分

1

查看全部评分



回复

使用道具 举报

3188

TA的帖子

23

TA的资源

至上芯片

Rank: 13Rank: 13Rank: 13Rank: 13

技术导师勋章荣誉会员勋章

发表于 2012-5-23 16:57:23 | 显示全部楼层
不错的小技巧,收下了~
我追求崇本务实,我追求完美第一!我选择低调做人,我选择高调做事!


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-1-19 23:24 , Processed in 0.078646 second(s), 18 queries , Redis On.

快速回复 返回顶部 返回列表