社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 3884|回复: 10

开关电源布线与纹波抑制

[复制链接]

27

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2011-12-20 15:14:31 | 显示全部楼层 |阅读模式

当开关电源遇到纹波问题时人们习惯于从原理图上找问题并试图通过更改原理设计解决纹波问题。这个思路不是不对只是一般思路,合理的原理设计是任何硬件系统稳定的第一必要条件。

任何原理设计转化为实体才有意义而实体转化后的载体就是PCB,对于任何硬件系统PCB的设计及其重要,开关电源当然也不例外。我想通过几个常用的电源拓扑讨论一下开关电源布线是应该注意的几个问题。

开关转换发生在开关状态发生逆转的瞬间,这个时间一般小于100ns,但绝大多数干扰洞发生在这个阶段。实际上开关电源的噪声和基本开关频率关系不大,而往往是开关转换的时间越短产生的纹波问题越多。

下面我们看几个常见的开关电源拓扑的电流分布情况以指导布线。

1boost

在开关变换时间内 只含有开关导通或开关关闭电流部分的电流变化率会很大(用微分模型表示就是dI/dt 会很大。)这样就会产生大的压差,V=L*dI/dt  Lpcb的寄生电感,20nH/inch  这个V是一个尖峰 这个尖峰一旦产生不仅会影响到电源输入输出特性而且如果渗透到IC控制单元,可能是控制功能失常,产生更加不靠谱的杂乱纹波。

针对boost 芯片 开关管道到电感,开关管到地硬要足够粗足够短,然后肖特基管道电容沿用这一思路。电感之前不是特别关键但线宽也最好按照 1oz 铜皮 0.5mm 1A近似算下。

2buck

BUCK的拓扑我们可以看到从原始电源到肖特基管中间都是关键走线,可以往往原始电源和我们开关电源的距离不是我们能控制的,这时一定要有足够大容量的前滤波电容在开关管之前而且距离要短。输入滤波电容的ESR指标也要在考虑范围之内。

3buck-boost

这个东西除了电感回路都是关键电路所以布局布线要格外用心,前滤波后滤波都关键,开关管(电源IC),肖特基布局要紧凑。

 

另外:mosfet的开关时间远小于bjt所以对于mosfet的电源芯片更要注意以上布线规则。

 

***要避免使用宽线宽来弥补长线距的不足,始终要要把合理布局缩短线距作为首要考虑的。因为如果线长度大了寄生电感一定会变大,宽线宽只能减小串联电阻。而且对于电压周期变化的导线(比如buck开关到二极管之间)电压时周期跳动的,是存在交变电场的,如果增大了它的面积它会向外辐射电磁波。引起空间辐射干扰。

boost.jpg
buck.jpg
buck-boost.jpg


回复

使用道具 举报

6727

TA的帖子

176

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

测评达人

发表于 2011-12-23 16:50:05 | 显示全部楼层
好像没讲到纹波嘛


回复

使用道具 举报

27

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2011-12-29 21:29:19 | 显示全部楼层

回复 沙发 常见泽1 的帖子

V=L*dI/dt   这个V就是产生纹波的诱因和直接因素,抑制它就抑制住了纹波


回复

使用道具 举报

1959

TA的帖子

8

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2011-12-29 22:20:42 | 显示全部楼层
收藏了先 学习学习

我从事开关电源没几天 有个事儿和楼主商讨一下 一般开关电源走大电流是搪锡线好 还是大面积铺铜 增加制板铜厚呢? 各自的利弊是什么


回复

使用道具 举报

27

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2011-12-29 22:55:00 | 显示全部楼层

回复 4楼 sjl2001 的帖子

总的讲这三种手段都是增大pcb的电流承载能力,我觉得走线第一位的是缩短长度,这样是减小板上寄生电感的最有效办法。
如果长度定了 在综合考虑的话,搪锡 是最可取的 :搪锡对于设计者容易实现,只要在阻焊层上开窗就行了,不用和pcb厂商最什么特殊接洽也没有附加费用,默认的pcb防氧化工艺就是热风整平,就是喷上锡用热风吹一下。 搪锡的缺点是 裸露容易短路。
增加铜箔厚度的话 就需要使用特殊的板料,一般都是1oz的板材。如果需要加厚一般采用二次覆铜,二次铜皮强度低容易剥离。需要与pcb厂家说明同时可能需要增加费用。
大面积覆铜,对于电压变化不频繁的网络可以,比如地线,或者稳压输出端,对于开关动作中电压波动大的地方不适合大面积覆铜,这样变化的电场回产生磁场,磁场再产生电场,。。对就是电磁辐射。那就是空间干扰。同样影响性能。


回复

使用道具 举报

1959

TA的帖子

8

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2011-12-30 13:14:20 | 显示全部楼层

回复 5楼 洗尽铅华 的帖子

赞同您说的观点

“阻焊层上开窗” 这句有点疑问 我一般做的时候都是用protel 一般做法就是需要搪锡的地方先画一层top层线 然后画top solder 最后画top paste层 这样画好的板子直接就是焊锡层裸露的
您说的阻焊层开窗能否详细说明一下

我还想和您探讨一下,“开关动作中电压波动的地方不是以大面积覆铜” 我的看到这句话第一反应就是MOSFET的ds端高频开关,而且过大电流的话 如果不采用大面积覆铜,除了搪锡,最适宜的走线方式您感觉是怎样的


回复

使用道具 举报

27

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2011-12-30 20:58:10 | 显示全部楼层

回复 6楼 sjl2001 的帖子

top_solder 就是阻焊层,在所有的eda软件里面(protle 、pads、 allegro )这个层都是负片,就是画上的地方就没有,和布线是反的。所谓开窗就是在这个层画一下。top_pase 这个层概念比较模糊。好像是protle 特有的,如果在个层上上画了东西,要看如何生成gerber ,严格的讲 这个层是用来回流焊开钢网用的。所以这就有问题了,如果你阻焊上没露铜,开了钢网,刷了锡膏也焊不了东西。  但是阻焊上开了口 做表面处理的时候就肯定处理了。比如热风整平,化学镍金,化学沉银(锡)等。  我理解protel99的开发思路是,solder是pcb生产关心的,pase是smt表贴厂关心的。
另一个问题: 缩短距离是首要的,然后就是搪锡,不行那就加宽被,如果RE敏感那就做电磁屏蔽。


回复

使用道具 举报

11

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2012-7-2 20:11:59 | 显示全部楼层
回一个!!!!!!


回复

使用道具 举报

1万

TA的帖子

296

TA的资源

版主

Rank: 6Rank: 6

发表于 2012-7-7 08:49:30 | 显示全部楼层
喜欢这样的讨论,顶一下,支持原创:rose:


回复

使用道具 举报

1

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2015-5-22 23:35:55 | 显示全部楼层
喜欢这样的讨论,顶一下,支持原创


回复

使用道具 举报

547

TA的帖子

6

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2015-5-23 14:25:14 | 显示全部楼层
新手一个,学习一下!感谢楼主分享


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-2-22 22:51 , Processed in 0.303161 second(s), 18 queries , Redis On.

快速回复 返回顶部 返回列表