3875|2

5015

帖子

12

TA的资源

裸片初长成(初级)

楼主
 

modelsim进行RTL级仿真错误,Gate-level正确 [复制链接]

情况是这样子的:
使用Quartus调用modelsim进行仿真,选择gate-level仿真结果是正确的,但是使用RTL却是错的。
其中调用了Altera提供的ROM的IP,RTL仿真的时候可以看到ROM的地址线上数据是正常的(递增),但是得到的数据都是0,
规律是RAM中连续存有一串负值,只要是负值的全部读出来为0。
PS:modelsim使用的是AE版本,库都是预编译的应该不需要再编译。
难道是库的原因吗,还请大侠指导下。
此帖出自FPGA/CPLD论坛

最新回复

你在仿真时看看modelsim的仿真精度单位是啥,ps还是ns.   详情 回复 发表于 2011-10-24 17:35
点赞 关注
 

回复
举报

130

帖子

0

TA的资源

纯净的硅(高级)

沙发
 

可能是仿真精度的问题

你在仿真时看看modelsim的仿真精度单位是啥,ps还是ns.
此帖出自FPGA/CPLD论坛
 
 

回复

5015

帖子

12

TA的资源

裸片初长成(初级)

板凳
 

回复 沙发 HDLWorld 的帖子

仿真精度是
timescale 1ns/100ps
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表