社区导航

 
楼主: EEWORLD社区

你问我答,【夏宇闻老师专栏】与你一起探讨FPGA设计!

  [复制链接]

25

TA的帖子

4

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2010-12-9 10:19:13 | 显示全部楼层
请问一下,金属传感器的电路怎么样的?


回复

使用道具 举报

699

TA的帖子

0

TA的资源

五彩晶圆(中级)

Rank: 8Rank: 8

发表于 2010-12-9 15:16:47 | 显示全部楼层

原帖由 heningbo 于 2010-12-9 10:10 发表 夏老师:   关于NIOS方面的应用在图书馆或书店找不到合适的比较深刻的资料你能推荐一些这方面的资料吗?

 

关于NIOS方面的应用资料应该到Altera公司的网站查询。Quartus工具的帮助文件中也有一些,都是英文的,阅读英文计算机技术文献要有一定的速度和理解力,否则太费力,怕白费力,效果不好。最好配合Quartus软件中提供的样板程序,结合查询到的有关文献,先把样板程序理解后,独立调试通过,再开始设计自己的系统。用NIOS处理器,需要用到SOPCBuilder工具来构造硬件,还需要用Nios 一体化软件开发环境 IDE,工具的设置和操作比较复杂,需要花费很多时间学习和熟悉。可以参考我编写的《Verilog SOPC 高级实验教程》学习工具的使用,熟悉开发环境。



回复

使用道具 举报

699

TA的帖子

0

TA的资源

五彩晶圆(中级)

Rank: 8Rank: 8

发表于 2010-12-9 15:27:03 | 显示全部楼层

原帖由 heningbo 于 2010-12-9 10:16 发表 可能是我视野狭小我看到大部分设计中都使用MCU、DSP之类的芯片 FPGA使用很少啊

 

在很多需要高可靠性、高带宽、高响应速度的应用场合,工程师们不能不使用FPGA。与MCU和DSP相比,FPGA作为嵌入式系统的核心芯片具有更灵活,性能更强,容易向专用集成电路转换等优点,但开发难度比较大,需要掌握包括硬件、软件和算法转换在内的更全面的知识和技能。



回复

使用道具 举报

699

TA的帖子

0

TA的资源

五彩晶圆(中级)

Rank: 8Rank: 8

发表于 2010-12-9 15:38:39 | 显示全部楼层

原帖由 ttonline 于 2010-12-8 20:56 发表 夏老是久仰大名了!!

我虽算是一个退休教授,但盛名之下其实难符。若我回答问题有错误或瑕疵,请各位多多包涵并及时纠正,以免误了提问者的大事。实际上,我只是一个喜欢学习新知识的退休电子/电气工程师+教书匠,愿意与年轻人交朋友,交流工作和人生经验。我并没有博士导师和院士的头衔,从来没有带过博士,水平不高,更不是神仙,望大家理解。我在这里与大家分享经验,为的是给退休生活增加一些乐趣。



回复

使用道具 举报

2万

TA的帖子

74

TA的资源

管理员

Rank: 13Rank: 13Rank: 13Rank: 13

发表于 2010-12-9 15:53:44 | 显示全部楼层

原帖由 夏宇闻 于 2010-12-9 15:38 发表 我虽算是一个退休教授,但盛名之下其实难符。若我回答问题有错误或瑕疵,请各位多多包涵并及时纠正,以免误了提问者的大事。实际上,我只是一个喜欢学习新知识的退休电子/电气工程师+教书匠,愿意与年轻人交朋友, ...

 

 虽然接触不多,但是很喜欢和夏老师聊天,也欣赏夏老师的性格 。

 

2018,加油!继续为中国电子行业做出小小的贡献吧!
QQ 1206973913


回复

使用道具 举报

1004

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2010-12-9 21:39:52 | 显示全部楼层
老师,用人单位要求会VERILOG,但只掌握了CHDL,对VERILOG只是看你的说的时候了解了一下,但书详细是详细,就是太多了。请问如何短期突击VERILOG语言(在有VHDL和数字电路的基础上)?


回复

使用道具 举报

322

TA的帖子

0

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2010-12-10 16:32:31 | 显示全部楼层

原帖由 larrybirdkobe 于 2010-12-9 21:39 发表 老师,用人单位要求会VERILOG,但只掌握了CHDL,对VERILOG只是看你的说的时候了解了一下,但书详细是详细,就是太多了。请问如何短期突击VERILOG语言(在有VHDL和数字电路的基础上)?

 

需要认真读书 + 上机仿真 + 布局布线后仿真 + 加载到FPGA调试,总之至少要花3个月的时间,每天要动手操作思考约10小时,独立完成几个比较大型的设计练习,才有可能被设计公司接收为实习生,否则没有人愿意接收您。



回复

使用道具 举报

322

TA的帖子

0

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2010-12-10 16:41:35 | 显示全部楼层

原帖由 larrybirdkobe 于 2010-12-9 21:39 发表 老师,用人单位要求会VERILOG,但只掌握了CHDL,对VERILOG只是看你的说的时候了解了一下,但书详细是详细,就是太多了。请问如何短期突击VERILOG语言(在有VHDL和数字电路的基础上)?

 

需要认真读书 + 上机仿真 + 布局布线后仿真 + 加载到FPGA调试,总之至少要花3个月的时间,每天要动手操作思考约10小时,独立完成几个比较大型的设计练习,才有可能被设计公司接收为实习生,否则没有人愿意接收您。

 

如果有比较完整的VHDL知识,也独立完成过中小型设计,会独立编写VHDL的testbench,会使用仿真和综合工具,知道如何做RTL仿真和网表仿真学习Verilog就只要看看书,练习几天就可以上手。



回复

使用道具 举报

322

TA的帖子

0

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2010-12-10 16:50:38 | 显示全部楼层

原帖由 yang958 于 2010-12-9 10:19 发表 请问一下,金属传感器的电路怎么样的?

 

我不熟悉金属传感器,请内行工程师给予指导。您提的“金属传感器”是指能发现有金属埋在浅表(1--2米)土壤的探头?还是人身上带刀或金属的的探头传感元件?情况不同,所用的传感元件不同。



回复

使用道具 举报

1004

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2010-12-11 20:56:49 | 显示全部楼层
难道夏老师换ID了?还有一位热心的一起在讨论呢?


回复

使用道具 举报

58

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2010-12-12 14:45:10 | 显示全部楼层

回复 楼主 EEWORLD社区 的帖子

恩 很好,很好的专栏, ,不过我还是刚刚起步的,遇到的都是些简单问题,等有了深奥的难题再求解答!嘿嘿


回复

使用道具 举报

322

TA的帖子

0

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2010-12-12 17:46:59 | 显示全部楼层

回复 70楼 larrybirdkobe 的帖子

67.68.69楼是夏老师本人回答的,id不对是因为我用夏老的电脑登陆论坛后忘了退出了。


回复

使用道具 举报

2万

TA的帖子

74

TA的资源

管理员

Rank: 13Rank: 13Rank: 13Rank: 13

发表于 2010-12-13 08:21:20 | 显示全部楼层

原帖由 lvfanzai 于 2010-12-12 14:45 发表 恩 很好,很好的专栏, ,不过我还是刚刚起步的,遇到的都是些简单问题,等有了深奥的难题再求解答!嘿嘿

 

简单的问题 可能也能引出深奥的道理哦  呵呵 多多交流

2018,加油!继续为中国电子行业做出小小的贡献吧!
QQ 1206973913


回复

使用道具 举报

3025

TA的帖子

0

TA的资源

裸片初长成(初级)

Rank: 10Rank: 10Rank: 10

发表于 2010-12-13 14:55:32 | 显示全部楼层
原帖由 夏宇闻 于 2010-12-9 15:38 发表

我虽算是一个退休教授,但盛名之下其实难符。若我回答问题有错误或瑕疵,请各位多多包涵并及时纠正,以免误了提问者的大事。实际上,我只是一个喜欢学习新知识的退休电子/电气工程师+教书匠,愿意与年轻人交朋友,交流工作和人生经验。我并没有博士导师和院士的头衔,从来没有带过博士,水平不高,更不是神仙,望大家理解。我在这里与大家分享经验,为的是给退休生活增加一些乐趣。

虽尚未有幸拜读先生的著作,但非常佩服先生的这段文字。
这个世界牛人很多让我们目不暇接,然而低调的牛人更让人尊敬。



回复

使用道具 举报

699

TA的帖子

0

TA的资源

五彩晶圆(中级)

Rank: 8Rank: 8

发表于 2010-12-13 15:52:00 | 显示全部楼层

原帖由 lvfanzai 于 2010-12-12 14:45 发表 恩 很好,很好的专栏, ,不过我还是刚刚起步的,遇到的都是些简单问题,等有了深奥的难题再求解答!嘿嘿

 

除了数字逻辑设计和FPGA等技术问题,其他问题,例如人生经验,我比刚毕业的大学生多活了40多年,见识过的人和事多,这些经验都可以在专栏里与大家分享。

 

有积极上进的好学青年笔谈总比每天无聊地呆坐着有意思,也远比与一帮不学无术的权势学阀切磋“学术”、讨论“教学”、分项目油水有意义。毕竟努力学习、创造革新的学术氛围和环境需要每个人的长期努力才能逐渐养成。

点评

很欣赏夏老师的为人,和一般的砖家叫兽好多了。希望中国多几位您这样的学者  详情 回复 发表于 2012-6-30 11:39


回复

使用道具 举报

6

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2010-12-13 17:56:50 | 显示全部楼层
夏老师,您好!请教您如何使用FPGA中的Block Memory呢


回复

使用道具 举报

699

TA的帖子

0

TA的资源

五彩晶圆(中级)

Rank: 8Rank: 8

发表于 2010-12-14 16:49:26 | 显示全部楼层

原帖由 bestone 于 2010-12-13 17:56 发表 夏老师,您好!请教您如何使用FPGA中的Block Memory呢

 

您可以用Quartus 10.0 中的 tools ->MagaWizardPlug-In Manager ->Memory Complier->RAM:1-Port 选中想要的存储器块,设置好具体要求,调用参数化的存储器块,找到生成的Verilog代码块,就可在您的其他模块中实例引用这个块,在仿真时必须包括宏元件库。



回复

使用道具 举报

446

TA的帖子

0

TA的资源

纯净的硅(高级)

Rank: 6Rank: 6

发表于 2010-12-16 17:01:05 | 显示全部楼层
数字电路时序分析一定要做的吗?
标准流程 DC之后是时序分析然后才PR,如果系统频率不高,还有必要吗?本来在用FPGA环境下时报告的最高频率就是120多M,实际只要60M就够了。这种情况是不是就没有必要做时序分析了。望高手能解答一下,是只有频率要求很高的部分才有必要做时序分析的吗? http://bbs.eeworld.com.cn/thread-227182-1-2.html 同样好奇


回复

使用道具 举报

8886

TA的帖子

0

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2010-12-16 17:06:27 | 显示全部楼层


回复

使用道具 举报

65

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2010-12-16 20:00:44 | 显示全部楼层
好专栏!~


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-12-12 20:05 , Processed in 0.493510 second(s), 15 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表