登录注册
论坛
一粒金砂(高级)
569
0
扫一扫,分享给好友
五彩晶圆(高级)
6892
你说的要求,如果自己用VERILOG 来描述,在复位期间可能是完成不了。如果自己调用IPCORE,RAM 生成的时候有异步复位输入端口的选项,如下图:
1.JPG (62.62 KB, 下载次数: 0) 下载附件 保存到相册 2010-10-28 14:41 上传
1.JPG (62.62 KB, 下载次数: 0)
下载附件 保存到相册
2010-10-28 14:41 上传
Create an "aclr" asynchronous for the registered ports .
意思就是创建一个aclr 异步复位端口清除寄存器端口。
如果点击MORE Options 可以看到:
2.JPG (20.62 KB, 下载次数: 0) 下载附件 保存到相册 2010-10-28 14:41 上传
2.JPG (20.62 KB, 下载次数: 0)
创建该异步复位端口,可以选择清除读地址输入端口“rdaddress PORT" 或 Q output ports
Q_b Port
一粒金砂(初级)
11
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »