社区导航

 

搜索
查看: 4153|回复: 1

xilinx ise 10.0 编译如下错误,请问这错在什么地方?

[复制链接]

899

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2010-10-25 09:35 | 显示全部楼层 |阅读模式
The logic for <fout> does not match a known FF or Latch template. The description style you are using to describe a register or latch is not supported in the current software release.
代码如下:
module con12(ck,Reset,fin,cout,fout);
input Reset,fin,ck;
output cout,fout;
reg cout,cle=0;
reg [3:0] fout;
integer j = 0;

always @(posedge fin or posedge ck )
  begin
  if(!Reset && !cle && fout < 9 )
     begin
            fout = fout+1;
             if(fout==9)
              cout = 1'b1;
                end
   else       
          begin
      fout = 0;
                cout = 0;
          end       
end

always @(posedge ck)
begin  
  if (j<59)
            begin
                   j=j+1;
                         if(j==59)
                           cle = 1'b1;
                  end       
    else
            begin
                  j = 0;
        cle = 0;
       end                  
  end                       
endmodule
此帖出自FPGA/CPLD论坛


8910

TA的帖子

0

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2010-10-25 13:05 | 显示全部楼层
The logic for <fout> does not match a known FF or Latch template. The description style you are using to describe a register or latch is not supported in the current software release.
 
上面中文意思就是:FOUT 不符合已经知道的FF或LATCH 。在当前发布的源程序中描述的寄存器或锁存器不符你描述的风格。
 
从源程序中可以找到如下错误:
 
 if(!Reset && !cle && fout < 9 ) ,,fout 直接与9比较,语法错误!

      fout = fout+1;   同上
             if(fout==9)   同上

 


 
 
一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /7 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-2-27 22:37 , Processed in 0.117346 second(s), 18 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表