最新回复
1G 主频,时钟周期为 1ns,当 CPU 主频去到 4G 时,时钟周期只有 0.25ns。
可以想像脉冲的上升、下降沿需要高速,基本上不可以超过 0.1ns,如果核心电压为 1.1V,则换算为常用的单位,脉冲边沿斜率为:11000V/us,此数值可以说是巨大无比。
这个巨大斜率将引起几个问题:1. 功耗非常大,因为需要很大的电流才能产生如此快速的脉冲边沿;2. 耗用晶圆面积大,因为大电流需要小的导电电阻;3. 产生的 EMC 问题极难控制,对设计芯片的人来说是一个恶梦;4. 极低的产品成品率,造成产品成本极高。
所以采用多核和多处理器技术是解决提升处理能力的最佳方案。
详情
回复
发表于 2010-4-26 02:43
| |
|
|
| |
|
|
此帖出自嵌入式系统论坛
| ||
|
||
| |
|
|
| |
|
|
| |
|
|
此帖出自嵌入式系统论坛
| ||
|
||
| |
|
|
| |
|
|
此帖出自嵌入式系统论坛
| ||
|
||
| |
|
|
| |
|
|
| |
|
|
此帖出自嵌入式系统论坛
| ||
|
||
此帖出自嵌入式系统论坛
| ||
|
||
| |
|
|
| |
|
|
此帖出自嵌入式系统论坛
| ||
|
||
EEWorld Datasheet 技术支持