社区导航

 

搜索
查看: 3709|回复: 9

高分2440SDRAM时钟配置问题

[复制链接]

83

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-8 23:13 | 显示全部楼层 |阅读模式
我的SDRAM时钟,按我的意思是配置到100M,但实际只配到了4M左右,单步调试发现int.s中分频已经正确,但在MAIN.C函数,倍频时,时钟并没有起来
                ChangeUPllValue(56,2,2);    //FIN=12M,UCLK=48M
                for(i=0; i<7; i++);
                ChangeClockDivider(13,12);  //FK:HK:PK  1:3:6
                ChangeMPllValue(68,1,1);    //FIN=12M,FCLK=304.00 MHz        
且我查看了寄存器相关的值都已经正确,但时钟却只有4M左右。。。
大家救救我,还有我想提醒大家的是,现在市场上的开发板都是这个情况。我这个产品已经用了1年多了,才发现这个问题。。望大家能帮我解决。谢谢拉

110

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-9 08:48 | 显示全部楼层
大家还没来吗 ?????

回复

使用道具 举报

113

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-9 09:52 | 显示全部楼层
完成一次读写需要好几个时钟周期,外加延迟所以就。。。。。

回复

使用道具 举报

103

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-9 10:19 | 显示全部楼层
引用 2 楼 codesnail 的回复:
完成一次读写需要好几个时钟周期,外加延迟所以就。。。。。

我量了别人的 机器,他 的 时钟是 达到了100M的

回复

使用道具 举报

120

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-9 10:29 | 显示全部楼层
还有时钟信号应该把受外加延迟影响吧

回复

使用道具 举报

123

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-9 11:18 | 显示全部楼层

  1.   ;To reduce PLL lock time, adjust the LOCKTIME register.
  2.     ldr    r0,=LOCKTIME
  3.     ldr    r1,=0xffffff
  4.     str    r1,[r0

  5. [ PLL_ON_START
  6.     ; Added for confirm clock divide. for 2440.
  7.     ; Setting value Fclk:Hclk:Pclk
  8.     ldr    r0,=CLKDIVN
  9.     ldr    r1,=CLKDIV_VAL        ; 0=1:1:1, 1=1:1:2, 2=1:2:2, 3=1:2:4, 4=1:4:4, 5=1:4:8, 6=1:3:3, 7=1:3:6.
  10.     str    r1,[r0]
复制代码


到上边这里,可以看到分频已经正确

  1. [ CLKDIV_VAL>1         ; means Fclk:Hclk is not 1:1.
  2.     bl MMU_SetAsyncBusMode
  3.     |
  4.     bl MMU_SetFastBusMode    ; default value.
  5.     ]
  6.    
  7.     ;Configure UPLL
  8.     ldr    r0,=UPLLCON
  9.     ldr    r1,=((U_MDIV<<12)+(U_PDIV<<4)+U_SDIV)
  10.     str    r1,[r0]
  11.     nop    ; Caution: After UPLL setting, at least 7-clocks delay must be inserted for setting hardware be completed.
  12.     nop
  13.     nop
  14.     nop
  15.     nop
  16.     nop
  17.     nop
  18.     ;Configure MPLL
  19.     ldr    r0,=MPLLCON
  20.     ldr    r1,=((M_MDIV<<12)+(M_PDIV<<4)+M_SDIV) ;Fin=12MHz
  21.     str    r1,[r0]
  22.     ]
复制代码

回复

使用道具 举报

109

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-9 14:39 | 显示全部楼层
是从ClockBuffer之前量的吗,也许ClockBuffer有问题。

回复

使用道具 举报

100

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-9 21:19 | 显示全部楼层
楼上的,你要是有2440或者2410的板,你量下你自己的,或许你的情况和我的一样

回复

使用道具 举报

92

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-10 11:56 | 显示全部楼层
2440中pll分频寄存器的内容是多少? CPU的频率是多少?

你检查一下实际的寄存器内容

回复

使用道具 举报

104

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2009-7-10 11:57 | 显示全部楼层
如果sdram仅仅是4M 那根本不能用的

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/7 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

词云| Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-7-10 08:01 , Processed in 0.332751 second(s), 32 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表