关于P-MOS做电源高边开关中增加电源控制环路的问题

S3S4S5S6

关于P-MOS做电源高边开关中增加电源控制环路的问题 [复制链接]

 

电路入上图所示，+8V/2.5A的电源通过P-MOS（Q3）来切通，然后这个P-MOS又通过N-MOS来控制，而N-MOS（Q2）的控制经过由运放构成的控制环路来控制，最后N-MOS(Q1)由对控制环路进行使能（低电平使能）

这个电路的输出是不是受R2/R3/R4/C1/C2的时间常数影响，相当于软起动，能否具体分析一下

@maychang  

@chunyang  

maychang

【这个电路的输出是不是受R2/R3/R4/C1/C2的时间常数影响，相当于软起动】

是的，输出确实受R2/R3/R4/C1/C2的时间常数影响，不但软启动，而且软关断。

maychang

输出不但受R2/R3/R4/C1/C2的时间常数影响，而且受R6R5C3影响。R6R5C3使已经“软”了的启动进一步更软。

S3S4S5S6

maychang 发表于 2023-10-17 16:18 【这个电路的输出是不是受R2/R3/R4/C1/C2的时间常数影响，相当于软起动】 是的，输出确实受R2/R3/R4/C1/ ...

那VOUT的电压是怎么变化的，可以具体分析一下吗？电路运放上C3的作用是什么，这里运放是做比较器吗？

 

maychang

S3S4S5S6 发表于 2023-10-17 16:22 那VOUT的电压是怎么变化的，可以具体分析一下吗？电路运放上C3的作用是什么，这里运放是做比较器吗？ ...

【电路运放上C3的作用是什么，这里运放是做比较器吗？】

运放不是做比较器用。C3和运放构成积分器，或者叫积分电路。

呜呼哀哉

EN为高时，目的是关断，这个时候比较器同相、反相是低，输出期望是低，要达到这个目标，不知道同相、反相怎么保证的，感觉怪。

呜呼哀哉

EN为高时，目的是关断，这个时候比较器同相、反相是低，输出期望是低，要达到这个目标，不知道同相、反相怎么保证的，感觉怪。

maychang

S3S4S5S6 发表于 2023-10-17 16:22 那VOUT的电压是怎么变化的，可以具体分析一下吗？电路运放上C3的作用是什么，这里运放是做比较器吗？ ...

【那VOUT的电压是怎么变化的，可以具体分析一下吗？】

假定初始状态为EN高电平，那么Q1导通，其漏极低电平，运放输出为低电平，Q2关断，Q3关断，Vout端没有输出。当EN突然变成高电平后，Q1关断，由于R2R3为C1充电以及R4为C2充电需要时间，所以运放同相输入端不能立即变高而需要一段时间才逐渐变高，所以运放输出端变高落后于EN变高，而且Q2是逐渐导通而不是突然导通，致使Q3也是逐渐导通，且落后于EN更长时间。Vout端电压显然与Q3状态有关，也是逐渐上升的。

呜呼哀哉

maychang 发表于 2023-10-17 16:45 【那VOUT的电压是怎么变化的，可以具体分析一下吗？】 假定初始状态为EN高电平，那么Q1导通，其漏极低 ...

版主，这个关闭状态没有输出，反相端必然为低，同相、反相为低的时候，输出靠什么保证是低呢？

maychang

S3S4S5S6 发表于 2023-10-17 16:22 那VOUT的电压是怎么变化的，可以具体分析一下吗？电路运放上C3的作用是什么，这里运放是做比较器吗？ ...

输出端Vout经R5R6分压后接运放反相输入端，运放输出端与反相输入端之间接有大电容C3。那么输出升高时，运放反相输入端升高，但运放输出端降低。运放输出端降低，使得运放反相输入端也降低。这将使得Q2导通变得更慢，亦即输出端电压升高更“软”。

maychang

呜呼哀哉 发表于 2023-10-17 17:05 版主，这个关闭状态没有输出，反相端必然为低，同相、反相为低的时候，输出靠什么保证是低呢？

【这个关闭状态没有输出，反相端必然为低，同相、反相为低的时候，输出靠什么保证是低呢？】

一靠输出端接有对地的负载。二靠Q2导通阈值。

 

maychang

呜呼哀哉 发表于 2023-10-17 17:05 版主，这个关闭状态没有输出，反相端必然为低，同相、反相为低的时候，输出靠什么保证是低呢？

不得不说，此电路设计有很大问题。运放接成积分电路，如果运放同相输入端电压不为零而是很小的正电压，那么经足够长时间的积分后，运放输出也会升高到正向饱和，从而使Q2导通。

S3S4S5S6

maychang 发表于 2023-10-17 17:17 【这个关闭状态没有输出，反相端必然为低，同相、反相为低的时候，输出靠什么保证是低呢？】 一靠输出 ...

一靠输出端接有对地的负载。二靠Q2导通阈值。

这个输出端接有对地的负载，是指运放输出还是Vout的输出

S3S4S5S6

maychang 发表于 2023-10-17 17:20 不得不说，此电路设计有很大问题。运放接成积分电路，如果运放同相输入端电压不为零而是很小的正电压，那 ...

在运放的输出和Q2的G极之间串接一个电阻，可以防止Q2导通吗？

S3S4S5S6

maychang 发表于 2023-10-17 16:45 【那VOUT的电压是怎么变化的，可以具体分析一下吗？】 假定初始状态为EN高电平，那么Q1导通，其漏极低 ...

"Vout端电压显然与Q3状态有关，也是逐渐上升的。"    Q3这个时候是不是工作在可变电阻区，这样接上负载，有电流的时候Q3会发热，电流大的话Q3不就有烧毁的风险吗

maychang

S3S4S5S6 发表于 2023-10-18 08:41 "Vout端电压显然与Q3状态有关，也是逐渐上升的。"    Q3这个时候是不是工作在可变电阻区， ...

是的，Q3此时是线性状态，是容易发热的状态。不过只要Q3的功率容量允许且散热条件足够，就不会烧毁。

maychang

S3S4S5S6 发表于 2023-10-18 08:30 在运放的输出和Q2的G极之间串接一个电阻，可以防止Q2导通吗？

【在运放的输出和Q2的G极之间串接一个电阻，可以防止Q2导通吗？】

好像不行。要防止Q2误动作，应该对运放施加适当的偏置，或者降低运放的增益。施加偏置很简单，两个电阻对电源电压分压就是。目前图中运放对直流来说，是开环工作，增益非常高。

maychang

S3S4S5S6 发表于 2023-10-18 08:27 一靠输出端接有对地的负载。二靠Q2导通阈值。 这个输出端接有对地的负载，是指运放输出还是Vout的输出 ...

【这个输出端接有对地的负载，是指运放输出还是Vout的输出】

指Vout端输出。

S3S4S5S6

maychang 发表于 2023-10-18 09:31 【在运放的输出和Q2的G极之间串接一个电阻，可以防止Q2导通吗？】 好像不行。要防止Q2误动作，应该对 ...

"应该对运放施加适当的偏置，或者降低运放的增益。施加偏置很简单，两个电阻对电源电压分压就是。“

这个偏置加在运放的哪里？

S3S4S5S6

maychang 发表于 2023-10-17 17:20 不得不说，此电路设计有很大问题。运放接成积分电路，如果运放同相输入端电压不为零而是很小的正电压，那 ...

如果运放同相输入端电压不为零而是很小的正电压，那么经足够长时间的积分后，运放输出也会升高到正向饱和

这个能讲详细点吗？

目前仿真出来的是在同相端直接给一个0.1V的电压，仿真时间500秒，运放输出就到1.6V，Q2这个N-MOS管的模型用的是2N7002