575|2

216

帖子

0

TA的资源

版主

 

AG32VF407 AGRV2K Verilog双边沿检测输出方波 [复制链接]

 

本次使用使用AG32VF407开发板中的FPGA,使用双clk的双边沿进行检测,同步输出方波

同时可以根据输出的方波检测clk的频率,以及双clk的相位关系,如下为verilog代码

`timescale 1ns / 1ns

module test(clk,ledout,pinout);

input    clk;
output [3:0] ledout;
reg [3:0]  ledout;
output [2:0] pinout;

pll    pll1_inst (
    .areset ( 1'b0 ),
    .inclk0 ( clk ),
    .c0 ( c0 ),
    .c1 ( c1 )
    );

wire c0;
wire c1;

reg state1;
reg state2;

initial begin
state1 = 0;
state2 = 1;
end

//根据输出的双边沿,输出方波
always@(posedge c1) begin
    state1 <= ~state1;
end

always@(negedge c1) begin
    state2 <= ~state2;
end

assign pinout[1] = (state2 | state1) ? 1:0; 

//根据输入的双边沿,输出方波
assign pinout[0] = clk? 0:1;

endmodule

使用GPIO为,PB12合PB13,下图为示波器抓取的波形

image-20230819124010-1.png  

视频


 

最新回复

示波器抓取的方波波形边缘瞬间高脉冲应该不影响频率的检测   详情 回复 发表于 2023-8-20 21:55
 
 
 

回复
举报

5627

帖子

0

TA的资源

五彩晶圆(中级)

 

示波器抓取的方波波形边缘瞬间高脉冲应该不影响频率的检测

点评

不影响,本质时官方目前的内部晶振不准,我下一个帖子会说怎么改  详情 回复 发表于 2023-8-26 13:59
 
 
 

回复

216

帖子

0

TA的资源

版主

 
Jacktang 发表于 2023-8-20 21:55 示波器抓取的方波波形边缘瞬间高脉冲应该不影响频率的检测

不影响,本质时官方目前的内部晶振不准,我下一个帖子会说怎么改

 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表