求助安路科技ef2系列soc出现时序约束bug

etyhfsulk

求助安路科技ef2系列soc出现时序约束bug [复制链接]

开发板是安路科技ef2系列的一块demo板，芯片是mcu+fpga组合。写了一个fifo读写模块，调用pll产生5m和25m的写读时钟。

综合的时候出现：

• ERROR: No register match the pattern:  */primary_addr_gray_reg[*].
• ERROR: IP sdc Line: 1, set_max_delay -from [get_regs {*/primary_addr_gray_reg[*]}] -to [get_regs {*/sync_r1[*]}] 5 -datapath_only fails.

求助大佬们这要怎么修改？

etyhfsulk

顶顶

北纬哥哥

非常有用，大家可以积极参考，积极讨论，了解更多内容，学习更多知识

littleshrimp

通过这些信息不好确定问题原因 建议把代码或截图发出来