国产FPGA安路 高集成低功耗SF1系列FPSoC新品测评【使用SF1 uart IP 核通信】

Grayson__

国产FPGA安路 高集成低功耗SF1系列FPSoC新品测评【使用SF1 uart IP 核通信】 [复制链接]

    上期我们使用了mcu中的uart通信，本期我们使用SF1的uart ip核进行电脑与fpga的通信实验。

    首先新建TD工程，在ip generator中选择uart，修改输入时钟频率为25MHz，波特率115200，数据位8位，停止位1位，如下图所示

顶层代码如下，功能是当fpga接收的数据为8‘h32时，向电脑串口发送8’hf0：

module uart_top( 
	input			clk,
    input			rst_n,
    input			rxd,
    output			txd 
);

wire	[7:0]	tx_data;
wire	[7:0]	rx_data;
wire		rx_vld;	
wire		tx_en;
uart_interface uart_interface_u1(
  .clk(clk),
  .rst_n(rst_n),
  .rxd(rxd),
  .tx_data(tx_data),
  .tx_en(tx_en),
  .rx_data(rx_data),
  .rx_err(),
  .rx_vld(),
  .tx_rdy(),
  .txd(txd)
);
assign tx_data = 8'hf0;
assign tx_en = rx_data==8'h32 ? 1'b1 : 1'b0;

endmodule

 结果如下：

 

        但是在实验中遇到一个问题，就是不管fpga发送的8位数据的最高位是0还是1，在电脑接收到的8位数据的最高位总是1，比如发送8‘h01，电脑显示接收到的数据为 81(16进制)。

希望得到同行点播。

fxyc87

示波器看下，官方主的IP核应该不会这么菜吧？ 还有就是误差太大，超过了3%

Jacktang

用SF1的uart ip核进行电脑与fpga的通信实验的主要注意事项有哪些

Grayson__

Jacktang 发表于 2023-3-12 09:22 用SF1的uart ip核进行电脑与fpga的通信实验的主要注意事项有哪些

Incoming clock rate 输入频率: 频率范围为<= 200Mhz，默认为 50 000 000Hz。对于不同的 波特率的具体限制如下：

当波特率为 9600 时， 输入时钟要求 >=2MHz;

当波特率为 19200 时， 输入时钟要求 >=4MHz;

当波特率为 38400 时， 输入时钟要求 >=8MHz;

当波特率为 57600 时， 输入时钟要求 >=12MHz;

当波特率为 115200 时，输入时钟要求 >=24MHz。

 

Grayson__

fxyc87 发表于 2023-3-12 09:22 示波器看下，官方主的IP核应该不会这么菜吧？ 还有就是误差太大，超过了3%

在ip核中，重新把波特率设置小一点，比如57600、38400这些，电脑接收到的fpga发送的数据是正确的。

Jacktang

Grayson__ 发表于 2023-3-12 11:24 Incoming clock rate 输入频率: 频率范围为<= 200Mhz，默认为 50 000 000Hz。对于不同的 波特率的具体 ...

好的，谢谢