本帖最后由 qwqwqw2088 于 2023-1-11 09:23 编辑
功率MOSFET的一些重要的特性是:
- 将MOSFET置于“导通”状态需要栅极电压高于一定的阈值电压,且没有静态电流消耗,功率增益是无限大的。但是,由于栅极是呈容性的,因此需要很大的电流才能快速导通(关断);
- 高速开关需要大电流的驱动电路;
- 一旦MOSFET导通,漏源间电流可以在任意方向上流动。这对电路拓扑设计具有很大的影响,包括好和坏的方面;
- 高速开关电路的功率损耗主要有四个来源:
由栅极电容充放电所需电流带来的损耗VDRV×QG×fSW,主要存在于驱动电路中;
漏源导通时的导通损耗,IDS2×RDS(ON)×D;
开关转换器件电流和电压交越产生的转换损耗,½×VDS×ION×(tON+tOFF)×fSW;
导通时漏源电容放电造成的损耗,½×CDS×VDS2×fSW。
功率MOSFET的开关过程是多个状态的转换过程,可以借助下图的开关波形来进行描述,这是分析MOSFET开关过程比较直观的方法。
上面的示意图为栅极驱动器和MOSFET导通时的等效电路,即所谓的“钳位感性负载”应用。该测试电路假定驱动电路中的恒流源(向栅极间电容后)被钳位到一个固定的电压电平,这个模型能够模拟大多数(但不是全部)开关电源的应用。MOSFET的原理图包括等效的极间电容,它们是决定开关动作的主要因素。然而,这些电容通常在元件规格书数据表中找不到确切的值,行业中是通过其他方法定义的。行业中人为定义了CISS、CRSS、和COSS。因此,有必要计算真正的极间电容:
注意,CGD实质上是将变化的漏极电压耦合到栅极作为负反馈,从而抑制了快速开关,由于其值与所施加的电压成反比,这个作用进一步变得复杂化。一般行业中采用的近似方法是:
Specified是指规格书中定义的值(这是在一定的条件测量得到的,一般为25V),而Ckt max为实际电路中的电压值。图中右侧绘制了四个位置的波形:栅极电压VGS,栅极电流IC,漏极-源极电压VDS,以及在整个过程中的漏极电流波形ID,整个过程具体分析如下;
区间1:自这个时期开始,栅极驱动器导通,栅极电流开始对栅极电容充电,同时栅极电压开始上升。由于电流来自于一个低电压源,受到串联阻抗的限制,所以栅极电流随着栅极电压的升高而下降,在此期间没有其他事情发生。
区间2:当栅极电压达到导通阈值,开始有电流流过漏极达到源极。在此期间,漏极电流将增加,直到MOSFET流过所有的测试电流,从而漏极电压开始下降。在这段时间内,漏极电压却没有变化,栅极特性也没有改变。
区间3:随着漏极电压的降低,CGD电容的存在,栅极电流发生转移,并在漏极电压下降的时间内防止栅极电压进一步升高。
区间4:一旦漏极电压完成转换,电容CGD不再有电流流过,栅极电压现在可以上升到任何电压大小(这个取决于栅极驱动电路提供
的电压)。这个上升的栅极电压进一步增强了MOSFET的导通,使其达到最低的RDS(ON)值。同样,类似地要描述MOSFET关断过程,可以按照下图的等效原理图和波形进行分析。
再次可以看到在关断过程中也有类似的四个明显不同的区间,但是它们都很大程度上受到栅极驱动器电路特性的影响,在通常的应用中,栅极驱动电压相对于栅极阈值会提高到较高水平,以便让MOSFET充分导通得到最低的RDS(ON)。这个高驱动电压提供了一个相对较大的驱动电流,其导通时大小由(VDrive-VThreshold)/RGate决定。然而,在关断时,驱动器输出端口变成低电平,这意味着栅极驱动电流现为(-VThreshold)/RGate,这通常导致实际开关管关断过程缓慢。与开通相比,这些步骤仍然相同,但顺序相反:
区间1:CGS通过外部驱动电路进行放电,内部栅极电压回落到阈值电压电平,漏极没有任何变化。
区间2:栅极电压开始关断器件,CGD电容可以通过上升的漏极电压和栅极驱动允许的电流进行充电。同样,在此期间,栅极电压和电流都保持相对恒定,流经CGD的电流因受到RGate+RLO阻抗的影响,会减缓整个关断过程,当恒定的测试电流ID开始转移到钳位电路并远离MOSFET时,该区间结束。
区间3:当漏极电压达到测试电路的钳位电压时,CGD上的电流停止流动,栅极电压继续线性下降到阈值电压,器件开始关断。
区间4:当栅极电压低于阈值时,MOSFET完全关断,栅源极间电容完全放电完成时,此过程结束。
请注意,在此测试电路和许多SMPS应用中,导通和关断期间,漏极电压变化时漏极电流都是一直在流动。这导致每次转换时可能产生功率尖峰,一个自然的想法就是让驱动电路频率变得足够高(这样转换时间最小)。这是一个折中的过程,因为将功率器件中的转换损耗减小,则需要更高的驱动电流,这增加了驱动电路的损耗。由于这些开关损耗在每个开关周期都产生,所以驱动器件和功率开关中的总损耗随着开关频率线性地增加。
|