1024|3

7

帖子

0

资源

一粒金砂(中级)

关于Verilog波形的一个疑问 [复制链接]

IMG_20221211_181632_edit_27575399963498.jpg

请问波形是上面那样的还是下面那样的,怎么才能实现上面那样的


回复

805

帖子

24

资源

纯净的硅(中级)

再弄个标志,标志=1后再开始计数,或者复位后初始值为-1

回复

684

帖子

0

资源

纯净的硅(中级)

应该是要从复位之后开始,复位前视认为处于高阻态.

image.png  


回复

1

帖子

0

资源

一粒金砂(初级)

本帖最后由 yungsun 于 2022-12-17 17:26 编辑

assign  k=   vld ? (i+1) : `d0;

always @(posedge clk or negedge rst_n) begin

    if (rst_n == 1'd0) begin

          i <= 'd0;

    end

    else begin

          if (vld) begin

                i <= k;

          end

    end

end

 

always @(posedge clk or negedge rst_n) begin

    if (rst_n == 1'd0) begin

          j <= 'd0;

    end

    else begin

          if ( !vld) begin    //或者直接打一拍

                j <= i;

          end

    end

end


回复
您需要登录后才可以回帖 登录 | 注册

相关帖子
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/5 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表