Verilog中'*'号看做一个乘法器吗？

1nnocent

Verilog中'*'号看做一个乘法器吗？ [复制链接]

Verilog式子中有一个' * '就算使用了一个乘法器吗？

如果是在数组里面有一个' * '号也算使用了一个乘法器吗？如下语句：

ref_line0_data[0*36+:36];

此帖出自EE_FPGA学习乐园论坛

1nnocent

使用的是

 

 

vivado进行综合仿真

chenzhufly

看一下综合后结果，只是不建议直接这么用*

gs001588

具体得看综合结果。可能会被优化掉，有些简单的也可能被综合成移位操作。一般用硬件乘法器建议要调用模块，编译综合器自己编译的话，结果不好预测

1nnocent

gs001588 发表于 2022-6-21 10:37 具体得看综合结果。可能会被优化掉，有些简单的也可能被综合成移位操作。一般用硬件乘法器建议要调用模块， ...

数组里面序号的*编辑软件应该会提前算出具体值再进行综合把？