S3C2440的bootloader

zhaohepi

S3C2440的bootloader [复制链接]

小弟刚接触ARM9半月
听视频调试了关于ADS的S3C2440的裸奔程序
现在想看FL2440的bootloader的源码
但是发现完全看不懂  之前也看了S3C2440的手册
bootloader有两个文件 一个是init 一个是boot
但是两个都基本没注释
接下来路在何方？
高手指点下

slamdunk

一点点分析

wfx198410

没有注释

gili

没办法 看你本事了 好多人都看过bootloader 可以找些博客看看 先分析C的 比较容易

kiny

;=========================================
; NAME: 2440INIT.S
; DESC: C start up codes
;       Configure memory, ISR ,stacks
;        Initialize C-variables
; HISTORY:
; 2002.02.25:kwtark: ver 0.0
; 2002.03.20:purnnamu: Add some functions for testing STOP,Sleep mode
; 2003.03.14:DonGo: Modified for 2440.
;=========================================

        GET option.inc
        GET memcfg.inc
        GET 2440addr.inc

BIT_SELFREFRESH EQU        (1<<22)

;Pre-defined constants
USERMODE    EQU         0x10
FIQMODE     EQU         0x11
IRQMODE     EQU         0x12
SVCMODE     EQU         0x13
ABORTMODE   EQU         0x17
UNDEFMODE   EQU         0x1b
MODEMASK    EQU         0x1f
NOINT       EQU         0xc0

;The location of stacks
UserStack        EQU        (_STACK_BASEADDRESS-0x3800)        ;0x33ff4800 ~
SVCStack        EQU        (_STACK_BASEADDRESS-0x2800)        ;0x33ff5800 ~
UndefStack        EQU        (_STACK_BASEADDRESS-0x2400)        ;0x33ff5c00 ~
AbortStack        EQU        (_STACK_BASEADDRESS-0x2000)        ;0x33ff6000 ~
IRQStack        EQU        (_STACK_BASEADDRESS-0x1000)        ;0x33ff7000 ~
FIQStack        EQU        (_STACK_BASEADDRESS-0x0)        ;0x33ff8000 ~

;Check if tasm.exe(armasm -16 ...@ADS 1.0) is used.
        GBLL    THUMBCODE
        [ {CONFIG} = 16
THUMBCODE SETL  {TRUE}
            CODE32
                |
THUMBCODE SETL  {FALSE}
    ]

                MACRO
        MOV_PC_LR
                [ THUMBCODE
            bx lr
                |
            mov        pc,lr
                ]
        MEND

                MACRO
        MOVEQ_PC_LR
                [ THUMBCODE
        bxeq lr
                |
            moveq pc,lr
                ]
        MEND

                MACRO
$HandlerLabel HANDLER $HandleLabel

$HandlerLabel
        sub        sp,sp,#4        ;decrement sp(to store jump address)
        stmfd        sp!,{r0}        ;PUSH the work register to stack(lr does t push because it return to original address)
        ldr     r0,=$HandleLabel;load the address of HandleXXX to r0
        ldr     r0,[r0]         ;load the contents(service routine start address) of HandleXXX
        str     r0,[sp,#4]      ;store the contents(ISR) of HandleXXX to stack
        ldmfd   sp!,{r0,pc}     ;POP the work register and pc(jump to ISR)
        MEND

        IMPORT  |Image$$RO$$Base|        ; Base of ROM code
        IMPORT  |Image$$RO$$Limit|  ; End of ROM code (=start of ROM data)
        IMPORT  |Image$$RW$$Base|   ; Base of RAM to initialise
        IMPORT  |Image$$ZI$$Base|   ; Base and limit of area
        IMPORT  |Image$$ZI$$Limit|  ; to zero initialise

;        IMPORT        MMU_SetAsyncBusMode
;        IMPORT        MMU_SetFastBusMode       

;        IMPORT  Main    ; The main entry of mon program


        AREA    Init,CODE,READONLY

        ENTRY
       
        EXPORT        __ENTRY
__ENTRY
;========
;复位
;========
ResetEntry
        ;1)The code, which converts to Big-endian, should be in little endian code.
        ;2)The following little endian code will be compiled in Big-Endian mode.
        ;  The code byte order should be changed as the memory bus width.
        ;3)The pseudo instruction,DCD can t be used here because the linker generates error.
        ASSERT        :DEF:ENDIAN_CHANGE
        [ ENDIAN_CHANGE
            ASSERT  :DEF:ENTRY_BUS_WIDTH
            [ ENTRY_BUS_WIDTH=32
                b        ChangeBigEndian            ;DCD 0xea000007
            ]

            [ ENTRY_BUS_WIDTH=16
                andeq        r14,r7,r0,lsl #20   ;DCD 0x0007ea00
            ]

            [ ENTRY_BUS_WIDTH=8
                streq        r0,[r0,-r10,ror #1] ;DCD 0x070000ea
            ]
        |
            b        ResetHandler
    ]
        b        HandlerUndef        ;handler for Undefined mode
        b        HandlerSWI        ;handler for SWI interrupt
        b        HandlerPabort        ;handler for PAbort
        b        HandlerDabort        ;handler for DAbort
        b        .                ;reserved
        b        HandlerIRQ        ;handler for IRQ interrupt
        b        HandlerFIQ        ;handler for FIQ interrupt

;@0x20
        b        EnterPWDN        ; Must be @0x20.
ChangeBigEndian
;@0x24
        [ ENTRY_BUS_WIDTH=32
            DCD        0xee110f10        ;0xee110f10 => mrc p15,0,r0,c1,c0,0
            DCD        0xe3800080        ;0xe3800080 => orr r0,r0,#0x80;  //Big-endian
            DCD        0xee010f10        ;0xee010f10 => mcr p15,0,r0,c1,c0,0
        ]
        [ ENTRY_BUS_WIDTH=16
            DCD 0x0f10ee11
            DCD 0x0080e380
            DCD 0x0f10ee01
        ]
        [ ENTRY_BUS_WIDTH=8
            DCD 0x100f11ee
            DCD 0x800080e3
            DCD 0x100f01ee
    ]
        DCD 0xffffffff  ;swinv 0xffffff is similar with NOP and run well in both endian mode.
        DCD 0xffffffff
        DCD 0xffffffff
        DCD 0xffffffff
        DCD 0xffffffff
        b ResetHandler
       
HandlerFIQ      HANDLER HandleFIQ
HandlerIRQ      HANDLER HandleIRQ
HandlerUndef    HANDLER HandleUndef
HandlerSWI      HANDLER HandleSWI
HandlerDabort   HANDLER HandleDabort
HandlerPabort   HANDLER HandlePabort

IsrIRQ
        sub        sp,sp,#4       ;reserved for PC
        stmfd        sp!,{r8-r9}

        ldr        r9,=INTOFFSET
        ldr        r9,[r9]
        ldr        r8,=HandleEINT0
        add        r8,r8,r9,lsl #2
        ldr        r8,[r8]
        str        r8,[sp,#8]
        ldmfd        sp!,{r8-r9,pc}


        LTORG

;=======
; ENTRY
;=======
ResetHandler
        ldr        r0,=WTCON       ;watch dog disable
        ldr        r1,=0x0
        str        r1,[r0]

        ldr        r0,=INTMSK
        ldr        r1,=0xffffffff  ;all interrupt disable
        str        r1,[r0]

        ldr        r0,=INTSUBMSK
        ldr        r1,=0x7fff                ;all sub interrupt disable
        str        r1,[r0]

        ;led显示
        [ {FALSE}
        ; rGPFDAT = (rGPFDAT & ~(0xf<<4)) | ((~data & 0xf)<<4);
        ; Led_Display
        ldr        r0,=GPFCON
        ldr        r1,=0x5500
        str        r1,[r0]
        ldr        r0,=GPFDAT
        ldr        r1,=0x10
        str        r1,[r0]
        ]

        ;To reduce PLL lock time, adjust the LOCKTIME register.
        ldr        r0,=LOCKTIME
        ldr        r1,=0xffffff
        str        r1,[r0]

    [ PLL_ON_START
        ; Added for confirm clock divide. for 2440.
        ; Setting value Fclk:Hclk:Pclk
        ldr        r0,=CLKDIVN
        ldr        r1,=CLKDIV_VAL                ; 0=1:1:1, 1=1:1:2, 2=1:2:2, 3=1:2:4, 4=1:4:4, 5=1:4:8, 6=1:3:3, 7=1:3:6.
        str        r1,[r0]
       
        [ CLKDIV_VAL>1                 ; means Fclk:Hclk is not 1:1.
        mrc p15,0,r0,c1,c0,0
        orr r0,r0,#0xc0000000;R1_nF:OR:R1_iA
        mcr p15,0,r0,c1,c0,0
        |
        mrc p15,0,r0,c1,c0,0
        bic r0,r0,#0xc0000000;R1_iA:OR:R1_nF
        mcr p15,0,r0,c1,c0,0
        ]

        ;Configure UPLL
        ldr        r0,=UPLLCON
        ldr        r1,=((U_MDIV<<12)+(U_PDIV<<4)+U_SDIV)  
        str        r1,[r0]
        nop        ; Caution: After UPLL setting, at least 7-clocks delay must be inserted for setting hardware be completed.
        nop
        nop
        nop
        nop
        nop
        nop
        ;Configure MPLL
        ldr        r0,=MPLLCON
        ldr        r1,=((M_MDIV<<12)+(M_PDIV<<4)+M_SDIV)  ;Fin=16.9344MHz
        str        r1,[r0]
    ]
   
        ;Check if the boot is caused by the wake-up from SLEEP mode.
        ldr        r1,=GSTATUS2
        ldr        r0,[r1]
        tst        r0,#0x2
        ;In case of the wake-up from SLEEP mode, go to SLEEP_WAKEUP handler.
        bne        WAKEUP_SLEEP

;        EXPORT StartPointAfterSleepWakeUp
;StartPointAfterSleepWakeUp

        ;Set memory control registers
        ;ldr        r0,=SMRDATA
        adrl        r0, SMRDATA       
        ldr        r1,=BWSCON        ;BWSCON Address
        add        r2, r0, #52        ;End address of SMRDATA

0
        ldr        r3, [r0], #4
        str        r3, [r1], #4
        cmp        r2, r0
        bne        %B0
       
        ;delay
        mov        r0, #&1000
1
        subs        r0, r0, #1
        bne        %B1
        ;===

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;       When EINT0 is pressed,  Clear SDRAM
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
; check if EIN0 button is pressed

        ldr        r0,=GPFCON
        ldr        r1,=0x0
        str        r1,[r0]
        ldr        r0,=GPFUP
        ldr        r1,=0xff
        str        r1,[r0]

        ldr        r1,=GPFDAT
        ldr        r0,[r1]
        bic        r0,r0,#(0x1e<<1)  ; bit clear
        tst        r0,#0x1
        bne %F1

; Clear SDRAM Start
  
        ldr        r0,=GPFCON
        ldr        r1,=0x55aa
        str        r1,[r0]
;        ldr        r0,=GPFUP
;        ldr        r1,=0xff
;        str        r1,[r0]
        ldr        r0,=GPFDAT
        ldr        r1,=0x0
        str        r1,[r0]        ;LED=****

        mov r1,#0
        mov r2,#0
        mov r3,#0
        mov r4,#0
        mov r5,#0
        mov r6,#0
        mov r7,#0
        mov r8,#0
       
        ldr        r9,=0x4000000   ;64MB
        ldr        r0,=0x30000000
0       
        stmia        r0!,{r1-r8}
        subs        r9,r9,#32
        bne        %B0

;Clear SDRAM End

1

        ;Initialize stacks
        bl        InitStacks

;==========================================================
          ; Setup IRQ handler//建立中断表
        ldr        r0,=HandleIRQ       ;This routine is needed
        ldr        r1,=IsrIRQ          ;if there isn t 'subs pc,lr,#4' at 0x18, 0x1c
        str        r1,[r0]
;===========================================================       
        b        .                                ;到此初始化完毕       
;===========================================================
;// 判断是从nor启动还是从nand启动
;===========================================================
        ;bl        Led_Test
       
        ldr        r0, =BWSCON
        ldr        r0, [r0]
        ands        r0, r0, #6                ;OM[1:0] != 0, NOR FLash boot
        bne        NORRoCopy                ;don t read nand flash
        adr        r0, ResetEntry                ;OM[1:0] == 0, NAND FLash boot // ADR 装载参照的地址=sub r0,pc,#0x268;
        cmp        r0, #0                                ;if use Multi-ice,//JTAG调试时是直接下载到内存中运行，不需要再从nand拷贝
        bne        InitRamZero                ;don t read nand flash for boot
        ;nop

diangongjichu

这是原注释还是你自己注释的？内容已经不少了，慢慢分析吧

kendy630314511

看来LZ对ARM汇编不怎么熟悉。
可以参考下这位大侠的blog
http://blog.eeworld.net/joyzml/archive/2009/10/16/4683610.aspx

uni_apollo

哥们，慢慢看吧，2410的bootload当初也是自己慢慢啃下来了，真正到哪个点看不懂再来eeworld,相信这里高手们不会袖手旁观的，，，这个boot算简单的了，你有时间看看VIVI，那就更多，更复杂了，目前我正打算上呢

0442323

可以看下下面的文档，有个概括的了解~
[url=http://download.eeworld.net/source/2001360][/url]

lgh707

现在大部分boodloader 都是用uboot引导
建议直接看uboot源码，网上也有很多分析的

zhiying

还没想着往那方面发展，职业+友情帮顶！

iqtao

引用 6 楼 ljdtj 的回复:
看来LZ对ARM汇编不怎么熟悉。
可以参考下这位大侠的blog
http://blog.eeworld.net/joyzml/archive/2009/10/16/4683610.aspx

嘿嘿，ljdtj兄弟，我可不是大侠啊。
我也是超级菜鸟

楼主兄弟，我也在抽时间学习bootloader
欢迎一起交流
一点一点分析吧
有问题就到eeworld来问
慢慢的就好了

wangkai120

marking

zzwwjj

找本书看啊

swustboy

仔细看代码，不懂再来eeworld！呵呵！

火宵之月

你好啊，请问下有s3c2440的bootloader的源代码不？求教哦