1755|10

2575

帖子

0

资源

五彩晶圆(中级)

【大学生电子竞赛题目分析】——2016年江苏省TI杯F题《位同步时钟提取电路》 [复制链接]

 

题目

一、任务

设计并制作一个从二进制基带信号中提取位同步时钟的电路,并能测定和显示提取出的位同步时钟频率,设计制作的电路组成框图如下图所示。

image.png  

二、要求

1)设计制作“基带信号产生电路”,用来模拟二进制数字通信系统接收端中被抽样判决的非逻辑电平基带信号。要求:

1)  m序列发生器的反馈特征多项式(本原多项式)为 f(x)=x8+x4+x3+x2+1,其序列输出信号及外输入ck 信号均为 TTL 电平。

2) 设计制作 3dB 截止频率为 300kHz 的无限增益多路负反馈二阶有源低通滤波器,对m 序列输出信号进行滤波,并衰减为峰峰值0.1V的基带模拟信号(A信号)。

2)当m序列发生器外输入ck 信号频率为200kHz 时,设计制作可从A信号中提取出位同步时钟(B信号)的电路,并数字显示同步时钟的频率。

3)改进位同步时钟提取电路,当m序列发生器外输入ck信号频率在200kHz~240kHz之间变化时,能从A信号中自适应提取位同步时钟,并数字显示同步时钟的频率。

4)降低位同步时钟(B信号)的脉冲相位抖动量Δ,要求 Δmax1个位同步时钟周期的10%

5)其他。

三、说明

1)位同步是数字同步传输的基础同步技术,是指接收端提取的位同步时钟与发送端位时钟在频率上严格相等、相位差固定的信号同步状态。接收端位时钟需从收到的基带数据序列中提取,并将作为接收端的抽样判决脉冲及进一步实现其他同步使用。数字通信系统中的“位”指的是最基本的码元,发送端位时钟(题目中 m 序列发生器外输入时钟 ck)是数据序列的码元时钟。

2)要求“基带信号产生电路”必须制成单独的电路板,只能用两条输出信号线(A 信号线、地线)与位同步时钟提取电路部分连接。

3)无限增益多路负反馈二阶有源低通滤波器类型(如切比雪夫型或巴特沃斯型)不限。

此帖出自电子竞赛论坛

回复

2575

帖子

0

资源

五彩晶圆(中级)

题目分析与方案设计

本题目有三部分设计,内容如下:

一、m序列发生器。

可以用移位寄存器加异或门实现,下图就是根据题目给定的本原多项式实现的m序列发生器的原理图。其中右边三个异或门实现了本原多项式中x8x4x3x2四个寄存器输出的按位相加。最左边的异或门和8输入或非门实现了全零排除电路,若没有这部分电路,当所有寄存器位都输出“0”时系统将被锁死。

image.png  


回复

2575

帖子

0

资源

五彩晶圆(中级)

二、有源低通滤波器与衰减器。

在真实的数字通信系统中,这个位于数字序列发生器与接收器之间的低通滤波器实际上有两部分:第一部分是在数字调制电路中为了抑制矩形脉冲信号的高次谐波造成的带外功率辐射而插入的预调制滤波器,通常该滤波器是一个具有平坦延迟特性的低通滤波器,如高斯滤波器。第二部分不是一个实际的滤波器电路,而是具有低通特性的通信信道。本题中用一个低通滤波器模拟实际通信中的上述两部分,规定了截止频率为300kHz2阶、以及电路类型为无限增益多路反馈滤波器。为了减少脉冲响应的过冲、得到较平坦的延迟特性,可以选择贝塞尔型或巴特沃斯型滤波器,Q值不宜大于0.7

由于滤波器截止频率300kHz,信号(200kHz~240kHz)中的各高次谐波均被滤除,经过低通滤波器的信号波形类似正弦波,但并非周期波形。


回复

2575

帖子

0

资源

五彩晶圆(中级)

三、同步时钟提取电路。

该电路应该包含三部分。第一部分是一个低噪声放大器,将0.1V类似正弦波的信号放大到合适的电平后,用过零比较器整形成矩形脉冲。第二部分是基于锁相环的同步信号提取电路。第三部分是由单片机完成的频率显示电路,兼有全系统控制的功能。

上述电路中的同步信号提取电路是本题的核心,其基本结构是一个边沿检测电路与一个锁相环。

边沿检测电路将输入矩形脉冲信号的前后沿整形为脉冲信号,具体结构与信号波形如下:

image.png  


回复

2575

帖子

0

资源

五彩晶圆(中级)

锁相环根据边沿检测电路产生的脉冲信号恢复出连续的同步信号,具体的设计要求分析如下:

为了获得最佳的捕捉范围,锁相环采用PFD鉴相。锁相环中VCO的可控振荡频率范围必须大于输入信号的频率范围(在本题中是时钟信号CK的频率范围)。

本题位同步电路中的环路滤波器设计具有一定的特殊性,除了阻尼因子通常取0.7左右外,其自然频率还与m序列的特性有关。

m序列发生器产生的是一种伪随机码。此码的特点是由n级移位寄存器产生的m序列能产生最大长度为2n-1位的码序列,在本题中为28-1=255位,其中01的数目基本相等(一个周期中1的数目比0的数目多一个)。连续的1或者连续的0被称为游程,游程中10的个数称为游程长度。nm序列的一个码序列周期中总共有2n-1个游程,其中长度为1的游程占总游程数的1/2,长度为2的游程占总游程数的1/4,长度为k的游程占总游程数的1/(2k)。且长度为k的游程中,连0与连1的游程数各占一半。最长的游程是n个全1以及n-1个全0

m序列中长度大于1的游程出现时,由于输入信号在大于1个时钟周期的时间内保持连续不变,所以边沿提取电路输出的边沿脉冲信号将出现缺失。本题的m序列的最长游程是81,即可能会有8个时钟周期内锁相环得不到输入的边沿脉冲信号。


回复

2575

帖子

0

资源

五彩晶圆(中级)

下图是鉴相器与环路滤波器工作状态的示意图。PFD鉴相器根据输入信号脉冲的上升沿触发,在正常锁定状态,锁相环的输出与输入同频,也就是说PFD会同时得到输入信号脉冲与锁相环的输出反馈的两个上升沿,其输出为高阻状态(图中虚线),环路滤波器的输出保持不变。

image.png

 


回复

2575

帖子

0

资源

五彩晶圆(中级)

一旦输入出现连续1或者连续0的情况,输入信号边沿脉冲缺失,PFD就仅有反馈信号而没有输入信号。在这种情况下,PFD的输出将直接跳变为其输出高电平并保持到下一个边沿脉冲出现。此情况下环路滤波器得到一个阶跃输入电压,其输出将按照指数规律上升。对于超前滞后型环路滤波器,其输出电压为   image.png

其中VS是环路滤波器得到的阶跃输入电压,V(0)是阶跃输入发生前的环路滤波器输出电压。

为了分析方便,将上述指数方程做一些合理的近似。

考虑到出现连续1或连续0的时间t通常总是远小于环路滤波器的时间常数(否则锁相环将无法锁定),即有t<<(R1+R2)C,上述指数可以用幂级数展开并取其线性项,因此有

image.png  再根据大部分锁相环的环路滤波器都有R2<<R1的特点,将上述方程进一步简化为

image.png  


回复

2575

帖子

0

资源

五彩晶圆(中级)

所以在出现输入信号连续1或连续0的情况下,近似认为环路滤波器的输出电压在阶跃电压输入后线性上升。在这个上升电压控制下,VCO的输出相位为

image.png  所以在阶跃发生后,VCO的输出相位将持续超前,t时刻的输出相位变化量为

image.png  

这个相位变化量就是锁相环的输出相位抖动。

由前面的示意图可见,若输入连续n10,阶跃脉冲发生在第1个位周期结束时,最大的相位抖动发生在第n个位周期后,所以出现最大相位抖动时的t=(n-1)Ts ,即有

image.png 可见锁相环的输出相位抖动与输入信号的连续1或连续0(游程)长度n有关,且基本呈平方关系。由于n=1就是输入连续波(载波),所以包含调制信息的比特流n2。在其他参数不变的条件下,n=2有最小的输出相位抖动。


回复

2575

帖子

0

资源

五彩晶圆(中级)

已知超前滞后型环路滤波器的自然频率为

image.png  所以前面的关系还可写为

image.png  满足输出相位抖动要求的自然频率为

image.png  上式就是在这种输入信号条件下的自然频率设计约束条件。其中n是连续10的个数,Δφmax是最大相位抖动量,Kd是鉴相增益,VS是输入环路滤波器的阶跃电压,Ts是正常的同步脉冲周期。

由于在阶跃输入电压产生之前鉴相器的输出是高阻,而环路滤波器后面VCO的输入电阻也很高,可以认为没有电流流过R1R2,所以在阶跃产生之前环路滤波器的输入电压与输出电压均等于电容C上的电压。由此得到环路滤波器的阶跃输入电压VS=VH-V(0)。通常情况下,阶跃输入发生前的环路滤波器输出电压V(0)≈VH/2,所以VS=VH-V(0)≈VH/2。而PFD的鉴相增益Kd=VH/4π,因此上述约束条件还可以近似为

image.png  

 


回复

2575

帖子

0

资源

五彩晶圆(中级)

回到本题目,要求脉冲相位抖动量低于1个位同步时钟周期的10%,即Δφmax=2π/10。题目给定的m序列的最大游程n=8,最大的同步信号周期为Ts=1/(2×105)。将这些数据代入,就可以得到自然频率的约束条件为ωn<9035

在载波同步电路中,通常不会有输入信号脉冲缺失的情况,只有大量的噪声会影响输出的相位抖动,所以只要按照自然频率必须远低于输入信号频率的关系约束自然频率。另外还可以增加锁相环的阶数来过滤高频噪声,以降低由于噪声引起的输出相位抖动。

然而在位同步电路中可能存在输入信号脉冲缺失,此时要按照上述讨论提出的由输出相位抖动来确定自然频率约束条件。可以这样理解:输入信号脉冲缺失等效于输入信号中存在比同步信号更低的频谱分量,这种情况下增加锁相环的阶数是无能为力的,所以必须依靠降低锁相环的闭环带宽来解决由它引起的相位抖动。

当然,降低自然频率必然会增加捕捉时间。所以若系统的捕捉时间还有要求,那就可能要在相位抖动与捕捉时间之间作合理的折衷,或者采用其他提高捕捉能力的辅助电路,例如扫描式捕捉电路。

本题的m序列实际上是在模拟原始信息的比特流,而原始信息比特流的游程长度是不确定的,那样的话要控制锁相环的输出相位抖动就很困难。所以在实际的数字信号传输中要采用某种编码方式,控制编码后的比特流中的游程长度。例如应用很广泛的曼彻斯特码,它最大的连续1或连续0长度只有2个时钟周期,显然采用这种编码后可以得到最小的输出相位抖动。

 


回复

2575

帖子

0

资源

五彩晶圆(中级)

本帖最后由 gmchen 于 2022-4-21 10:19 编辑

说明

本篇分析内容涉及锁相环设计中的许多基本知识点,不熟悉的可以参阅拙文《漫话锁相环——设计步骤概论》 http://bbs.eeworld.com.cn/thread-607483-1-1.html


回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

最新文章 更多>>
    推荐帖子
    “pyboardCN V2畅玩” 01 pyboardCN v2之板子入手&环境(win端)配置

    本帖最后由 孤立质子 于 2018-6-16 20:20 编辑 一、前言 关注microPython有一段时间了,一直都是拿ESP8266的板子果 ...

    看视频资料答题赢好礼:TI模拟芯片选型指南,专为简单而生

    活动详情>>TI模拟芯片选型指南,专为简单而生 研发不易,选型更难!TI模拟芯片选型指南,专为简单而生,让选型轻松一点。本活 ...

    平安夜快乐

    今天是平安夜,祝大家阖家安康幸福! 吃苹果~~ 393583

    分高者胜:ST传感器闯天下之驱动移植大赛+骨振动传感器评测

    入围名单已揭晓:点此查看 大赛评审结果已揭晓:点此查看 大赛基本内容:自选任意品牌MCU(一个或者多个),驱动大 ...

    Qorvo 的 2020 年回顾,以及对 2021 年的寄望

    我们在 Qorvo 看到我们的业务强劲增长,我们的产品业务在此地经历了在我们的第二个季度中创下了创纪录的收入(1.06B), 主要来源 ...

    [FS-IR02 + D1CS-D54] - 1:装配(独特的线色 + 独特的标注)

    本帖最后由 MianQi 于 2021-8-27 08:13 编辑 传感器已经搭载上了: 559818 并且,按照之前的经验焊接了两个转接板 ...

    关闭
    站长推荐上一条 1/10 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表