1075|2

160

帖子

0

资源

一粒金砂(中级)

国产FPGA高云GW1N-4系列开发板测评之——软件篇1 [复制链接]

本帖最后由 打破传统 于 2021-12-15 11:39 编辑

硬件是基础,但要实现FPGA的价值,让更多的人用是这款FPGA得看厂商的软件和文档支持力度了,众所周知Xilinx是FPGA世界的老大,但是我用了这么多年的Vivado,不知道踩了多少坑,但是Xilinx的支持是很给力的特别是文档,文档很全,他们有专门管理文档的插件,查找也很方便。这也是国产FPGA厂商应该努力的方向。查看高云的官方网站http://www.gowinsemi.com.cn/prod_view.aspx?TypeId=10&FId=t3:10:3&Id=168文档还是很多的,希望软件也给力,接下来我们就来学习高云的FPGA开发工具。

官网上定位到技术支持页面在下面的技术文档里可以找到SUG100文档,这个是Gowin云软件用户指南

http://www.gowinsemi.com.cn/down.aspx?FId=n14:14:26高云EDA软件在官网开发者专区中的高云云源软件中下载,由于网站上申请License慢,直接发了邮寄留言,高云的FAE随后就把License发过来了,软件不大,安装很方便快捷,不像vivado现在都50G左右了 image-20211215102042-1.jpeg windos版本的高云软件200M不到,安装飕飕的教育版不许要License,但是只有一个片子GW1NSR-LV4CQN48PC6/15可用,果断还是要申请License好。

1.png 打开软件长这样,如上图,总感觉似曾相识,继续往下走。

         新建个工程试试水,从FILE菜单、菜单栏的FILE图标或者Quick Start页都可以新建工程如下图:

3.png 只需要几步就可以建好新工程如下图:

4.png 5.png 6.png 7.png 在Design区右键就可以添加工程文件或者新建工程文件:

8.png 我们新建一个verilog file如下图:

软件会自动打开自带的编辑器有点不太习惯,没关系,一般都会自从使用第三方编辑器,像我以前使用过Ultraedit,现在经常用的是Notepad++,都还可以,主要有关键字突出显示,查找什么的很方便。添加第三方编辑器如下图:

12.png   可以选择总用第三方软件打开,勾上即可:

14.png 写一个小代码,测试一下按键led和时钟:

19.png Ctrl+S保存后点击Hierarchy,将刚建的test.v设置为顶层文件,这点我想给个小心的建议,一般我用过的几个软件都是有自动顶层功能的,这个功能可以加上,剩些步骤。

16.png 然后单击Process区域综合一下:

17.png 右键run即可,完成综合:

18.png 可以人为造一个错误看看软件的反应,首先用它自带的编辑器这样好显示一点,然后注释掉一个end

20.png Ctrl+S保存后在综合一下,错误信息打印在Console栏中了:

22.png   描述的很清楚错误在endmodule附近。看了一下,不管是布局还是信息显示框的内容,特别是process区跟我以前使用过的Lattice的diamond如出一辙,感情是兄弟软件?低功耗FPGA产品软件是不是对标的就是Lattice?

  综合好后说明代码没什么错误了然后就可以绑定管脚和添加时钟约束了,首先添加管脚约束,软件会打开管脚约束绑定工具:

23.png 24.png 查看DK_MINI_GW1N-LV4LQ144C6I5_V1.1用户手册快速找到管脚位置:

25.png 26.png 27.png 28.png 这个地方有一点给大家提醒一下选中相关IO,IO Type能批量修改 这样比较方便,一般来讲相同bank的电压类型是一致的,如下图: 

28-1.png   保存后可以看到Design中添加了一个物理约束文件夹打开新建的管脚约束文件可以看到之前我们的一顿操作都生成了此语法约束文件,意思是你学习一下约束语法规则可以直接建个约束文件效果同上,详见SUG935。

 

29.png 接下来是主时钟约束,打开时序约束编辑工具:

30.png 单击时钟,空白处右键creat clk:

31.png 设置名字、周期、端口后保存:

32.png 33.png 看到Design中生成时序约束文件,打开文件可以看到我们生成的时钟约束文件跟VIVADO生成的一样标准的tcl,当然我们熟悉语法规则后可以直接写文件的方式添加约束。

 

34.png 接下来就是布局布线,生成bit文件,这个地方有一点建议Process区中可不可以加上bit流生成这一步,总感觉少点什么似的,而且打印Bit流生成完成能把路径也打印一下就更好了,第一次用还真不知道bit流在哪个文件夹下。

34-1.png 然后就是下载程序了,下载工具也很类似diamond,选择下载方式,Bit流文件路径,然而出错了如下图:

35-1.png 这是一个ID code 错误,怎么回事呢,这怎么像是器件不匹配,往后拉一下滑动条可以看到我们选择的器件的IDcoder如下图:

35-2.png 然后我检查了线缆连接也没问题:

35-3.png 既然连接没问题,那我们读一下器件双击operation栏下编程模式调出模式配置窗口如下图:

35-4.png 保存后单击program/configure键读出器件ID如下图:

35-5.png 好吧恍然大悟,选错器件了,于是掉转枪头验证一下:

35-6.png 发现应该选择-4B时IDcode是一致的,好吧回到软件界面,重新Set Device为-4B器件:

35-7.png 36.png 重新编译好工程后重新下载成功入后面视频中可见

37.png caf8616d4e9f19d1aa9f4e1cf181ea3d.gif    

 这一篇我们总体上学习了软件使用的流程,下一篇我们去研究一下看看还有没有其他隐藏的功能分享给大家

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


回复

5020

帖子

235

资源

管理员

vivado真的现在都50G左右了?是不是多加了个0?

点评

没图没真相是吧 [attachimg]578693[/attachimg]    详情 回复 发表于 2021-12-16 13:04

回复

160

帖子

0

资源

一粒金砂(中级)

nmg 发表于 2021-12-15 14:22 vivado真的现在都50G左右了?是不是多加了个0?

没图没真相是吧
image.png  


回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

最新文章 更多>>
    推荐帖子
    颁奖:【TI 工业月,灵感不设限!深度挖掘工业设计的痛点和难点,读专题填问卷赢好...

    活动详情:TI 工业月,灵感不设限!深度挖掘工业设计的痛点和难点,读专题填问卷赢好礼! 请获奖网友在2018年8月13日前确认论 ...

    最新感觉:戴口罩后美女多了

    最近上街采购发现,带口罩后美女多了。难道是在家宅久了,审美观念提高了,还是这就是事实?大家都什么看法?

    28335连接不上JTAG,紧急求助!!!!!

    自己做的板子,芯片是28335,仿真器是合众达SEED510PLUS,总是连接不上仿真器,提示下列错误: Error connecting to the target ...

    dds.pdf

    dds.pdf

    请教下,电流互感圈是怎么使用的?

    请教下,电流互感圈是怎么使用的? 为什么有的型号是20A/1A,有的是20A/1MA,有什么区别?怎么让单片机测量?

    vivado“Failed to generate and synthesize debug IPs. ”错误解决办法

    vivado提示下边错误可能是因为BRAM不够用了。把存储深度改小点问题解决。 Failed to generate and synthesize debug IPs.& ...

    关闭
    站长推荐上一条 1/9 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表