694|2

8839

帖子

20

资源

版主

vivado提示[Synth 8-91] ambiguous clock in event control 问题原因 [复制链接]

综合提示[Synth 8-91] ambiguous clock in event control,后来找到原因是因为always里写了if后漏写else导致。

 

image.png  

此帖出自FPGA/CPLD论坛
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾

回复

6203

帖子

0

资源

五彩晶圆(初级)

if 后漏写else 出了错

谢谢分享


回复

15

帖子

0

资源

一粒金砂(中级)

感谢分享!


回复
您需要登录后才可以回帖 登录 | 注册

最新文章 更多>>
    关闭
    站长推荐上一条 1/10 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表