743|2

3

帖子

0

资源

一粒金砂(中级)

XC7V690T-2FFG1761I Multiboot 加载方案 [复制链接]

XC7V690T-2FFG1761I Multiboot 加载方案

 

硬件组成

213840g1smftmzc1f9d637.png

主芯片介绍

Virtex-7系列是Xilinx公司28nm技术的FPGA,相比Kintex-7,Virtex-7具有更多的逻辑资源,GTH支持高达13.1Gbps/lane的传输速率。Virtex-7 690T资源列表如下所示:

213840x5ii44vl2ggzfgaj.png

板卡功能指标

功耗评估

213840gy7va6dhv76h8rvt.png

功耗评估结果如下图所示:

213840rl7n4ja25rk28r0r.png

板卡共计4片DDR3L,在高温65℃条件下,预估总功耗3W;

综合以上数据,考虑板卡+12V供电时,电源芯片工作效率在85%左右,因此系统在环境温度65℃时总输入功耗约为40W;

电源方案设计

时钟方案设计

213840ztzwo5j2yklcq8ty.png

复位方案设计

213840pmskxcxhpxrdx3dk.png

Multiboot 加载方案

213840p104pf7g7whqqhm7.png

Multiboot方案是在配置芯片中放置四个不同的程序,根据RS[1:0]的选择加载不同的程序到FPGA,实现不同程序的引导使用,硬件连接方式如上。

FPGA的重配置操作,是通过专用的ICAPE原语向配置模块发送IPROG命令来实现的。在应用设计中,只需要在应用程序中例化一个ICAPE2原语来实现相关命令序列即可实现MultiBoot特性;

IPROG命令效果与在PROGRAM_B引脚产生一个脉冲的效果类似,但是但是IPROG命令不对重配置逻辑进行复位。FPGA内的重配置逻辑接收到IPROG命令后,FPGA执行复位操作,但不对重配置逻辑进行复位,并且将INIT_B和DONE引脚拉低。FPGA清除了所有的配置存储后,INIT_B端口被拉高。最后,WBSTAR寄存器的值被用来重新配置FPGA。

IPROG命令序列通过状态机实现,状态机中最少有8个状态才能生成整个IPROG命令序列,否则,IPROG命令序列不能够生成,FPGA不能重新配置。另外,IPROG命令的发送由ICAPE2模块执行,ICAPE2模块的输出时序和SelectMAP的输出时序是一致的,SelectMAP的输出数据格式是位转换格式,所以IPROG命令序列生成的过程中需要将配置数据进行位转换。这里位转换是指字节内位转换,即最高有效位变为最低有效位,以此为规则进行字节内的位互换。

 

213840kzznn4wdn194ont0.png

1IPROG配置指令

 

在Vivado中的“Language Templates”即可实现ICAPE2原语的调用,ISE也是如此;

213840qkazj4vtl9o79w6k.png

 

IPROG命令部分状态机代码部分样例,注意多重配置代码是放在旧程序上,更新的程序上不需要放置,就程序从Flash的0地址开始存储;更新程序是存储在旧程序的后面。当系统上电后,FPGA会访问Flash的0地址起,查看旧程序中的ICAPE核,以此判断是否去加载新程序。

213840q36vd0nntd9wki5t.png 213840xp936ibubisrvuqr.png 213840quo0fw0mgkmmvckz.png

代码添加好以后,将两个.bit文件合并成一个.mcs即可;

213840tkpzwz1rvpykgwtt.png

213840i58465xpz5ax0zxz.png

后续操作通过RapidIO去写ICAPE中的WBSTAR寄存器 控制RS[1:0] 选择不同位置的程序版本。

 

 

image.png  

 

VPX 接口定义

P0:

 

P0

Row G

Row F

Row E

Row D

Row C

Row B

Row A

1

 12V

 12V

12V 

No Pad*

 

 

 

2

 12V

 12V

12V 

No Pad*

 

 

 

3

 

 

 

No Pad*

 

 

 

4

I2C_SCK1

I2C_SDA1

GND

 

GND

SYSRESET*

NVMRO

5

GAP*

GA4*

GND

3.3V_Aux

GND

I2C_CLK0

I2C_SDA0

6

GA3*

GA2*

GND

 

GND

GA1*

GA0*

7

TCK

GND

TDO

TDI

GND

TMS

TRST*

8

GND

REF_CLK-

REF_CLK+

GND

 

 

GND

说明:
1VCC_12V:板卡工作电源;
23.3V_Aux:板卡辅助电源;
3I2C_SCK0/1I2C_SDA0/1:经过驱动后连接到MCU,上拉电阻统一使用4.7K
4SYSRESET*:连接到FPGA;
5NVMRO:经上拉电阻连接到FPGA;
6GA0*~4*,GAP*:经上拉电阻连接到FPGA;
7TRST*:经下拉电阻到GND
8REF_CLK-/+:连接到时钟芯片;
9TCKTDOTDITMSGNDFPGAJTAG.

 

 

P1:

 

P1

Row G

Row F

Row E

Row D

Row C

Row B

Row A

 

 

 

Even

Odd

 

 

Even

Odd

 

J1

Row i

Row h

Row g

Row f

Row e

Row d

Row c

Row b

Row a

1

GPIO01

GND

GND-J1

SRIO01_T0-

SRIO01_T0+

GND

GND-J1

SRIO01_R0-

SRIO01_R0+

2

GND

SRIO01_T1-

SRIO01_T1+

GND

GND-J1

SRIO01_R1-

SRIO01_R1+

GND

GND-J1

3

GPIO02

GND

GND-J1

SRIO01_T2-

SRIO01_T2+

GND

GND-J1

SRIO01_R2-

SRIO01_R2+

4

GND

SRIO01_T3-

SRIO01_T3+

GND

GND-J1

SRIO01_R3-

SRIO01_R3+

GND

GND-J1

5

GPIO03

GND

GND-J1

SRIO02_T0-

SRIO02_T0+

GND

GND-J1

SRIO02_R0-

SRIO02_R0+

6

GND

SRIO02_T1-

SRIO02_T1+

GND

GND-J1

SRIO02_R1-

SRIO02_R1+

GND

GND-J1

7

GPIO04

GND

GND-J1

SRIO02_T2-

SRIO02_T2+

GND

GND-J1

SRIO02_R2-

SRIO02_R2+

8

GND

SRIO02_T3-

SRIO02_T3+

GND

GND-J1

SRIO02_R3-

SRIO02_R3+

GND

GND-J1

9

GPIO05

GND

GND-J1

SRIO03_T0-

SRIO03_T0+

GND

GND-J1

SRIO03_R0-

SRIO03_R0+

10

GND

SRIO03_T1-

SRIO03_T1+

GND

GND-J1

SRIO03_R1-

SRIO03_R1+

GND

GND-J1

11

GPIO06

GND

GND-J1

SRIO03_T2-

SRIO03_T2+

GND

GND-J1

SRIO03_R2-

SRIO03_R2+

12

GND

SRIO03_T3-

SRIO03_T3+

GND

GND-J1

SRIO03_R3-

SRIO03_R3+

GND

GND-J1

13

GPIO07

GND

GND-J1

SRIO04_T0-

SRIO04_T0+

GND

GND-J1

SRIO04_R0-

SRIO04_R0+

14

GND

SRIO04_T1-

SRIO04_T1+

GND

GND-J1

SRIO04_R1-

SRIO04_R1+

GND

GND-J1

15

GPIO08

GND

GND-J1

SRIO03_T2-

SRIO03_T2+

GND

GND-J1

SRIO04_R2-

SRIO04_R2+

16

GND

SRIO04_T3-

SRIO04_T3+

GND

GND-J1

SRIO04_R3-

SRIO04_R3+

GND

GND-J1

说明:
1SRIOxx_T/R0~3-/+4x RapidIO接口连接到FPGA,线速率支持6.25G
2SRIOxx_T-/+FPGA发送;
3SRIOxx_R-/+FPGA接收;
备注:SRIO01_T/R,软件可以例化为PCIe

 

 

 

P2:

 

P2

Row G

Row F

Row E

Row D

Row C

Row B

Row A

 

 

 

Even

Odd

 

 

Even

Odd

 

J2

Row i

Row h

Row g

Row f

Row e

Row d

Row c

Row b

Row a

1

GPIO09

GND

GND-J2

LVDS01_N

LVDS01_P

GND

GND-J2

LVDS00_N

LVDS00_P

2

GND

LVDS03_N

LVDS03_P

GND

GND-J2

LVDS02_N

LVDS02_P

GND

GND-J2

3

GPIO10

GND

GND-J2

LVDS05_N

LVDS05_P

GND

GND-J2

LVDS04_N

LVDS04_P

4

GND

LVDS07_N

LVDS07_P

GND

GND-J2

LVDS06_N

LVDS06_P

GND

GND-J2

5

GPIO11

GND

GND-J2

LVDS09_N

LVDS09_P

GND

GND-J2

LVDS08_N

LVDS08_P

6

GND

LVDS11_N

LVDS11_P

GND

GND-J2

LVDS10_N

LVDS10_P

GND

GND-J2

7

GPIO12

GND

GND-J2

LVDS13_N

LVDS13_P

GND

GND-J2

LVDS12_N

LVDS12_P

8

GND

LVDS15_N

LVDS15_P

GND

GND-J2

LVDS14_N

LVDS14_P

GND

GND-J2

9

GPIO13

GND

GND-J2

LVDS17_N

LVDS17_P

GND

GND-J2

LVDS16_N

LVDS16_P

10

GND

LVDS19_N

LVDS19_P

GND

GND-J2

LVDS18_N

LVDS18_P

GND

GND-J2

11

GPIO14

GND

GND-J2

 

 

GND

GND-J2

 

 

12

GND

 

 

GND

GND-J2

 

 

GND

GND-J2

13

GPIO15

GND

GND-J2

 

 

GND

GND-J2

 

 

14

GND

RS422_T00-

RS422_T00+

GND

GND-J2

RS422_R00-

RS422_R00+

GND

GND-J2

15

GPIO16

GND

GND-J2

GBE_B-

GBE_B+

GND

GND-J2

GBE_A-

GBE_A+

16

GND

GBE_D+-

GBE_D+

GND

GND-J2

GBE_C-

GBE_C+

GND

GND-J2

 

 

 

 

 

 

 

 

 

 

 


回复

6112

帖子

0

资源

五彩晶圆(初级)

楼主介绍的XC7V690T-2FFG1761I Multiboot 加载比较清楚,收藏备用


回复

3

帖子

0

资源

一粒金砂(中级)

RE: XC7V690T-2FFG1761I Multiboot 加载方案

成熟产品

成熟产品

有成熟的产品,希望和工程师沟通


回复
您需要登录后才可以回帖 登录 | 注册

最新文章 更多>>
    关闭
    站长推荐上一条 1/10 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表