726|2

8515

帖子

20

资源

版主

求助 怎么用xilinx fpga解异步LVDS数据? [复制链接]

要读一个相机数据,相机是FPD-LINK2接口,这种接口只有一对LVDS差分数据线(类似UART)。因为没有同步时钟,我查了些资料,如果正常的低速异步串口可以使用过采样的方法读取数据。但是这个LVDS的速率大概150Mbps,即使6倍过采样也要900MHz的时钟,手里的XC7Z010怕跑不起来。 SelectIO我又不熟,没研究明白,求FPGA大神给个思路,谢谢。

此帖出自FPGA/CPLD论坛

回复

8515

帖子

20

资源

版主

又看了一个文档,过采样可以使用不同相位的时钟,但是如果不知道数据线上的准确时钟频率应该怎么做呢?


回复

8515

帖子

20

资源

版主

想到一个办法 好像可以使用xilinx的clocking wizard的Dynamic Phase Shift来动态控制相位,在不使用过采样的情况下读取数据。


回复
您需要登录后才可以回帖 登录 | 注册

最新文章 更多>>
    关闭
    站长推荐上一条 1/9 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表