1289|5

46

帖子

0

资源

一粒金砂(中级)

FPGA I/O引脚直连 有没有延迟? [复制链接]

将任意两个I/O引脚直连,中间不接缓冲器,有没有延迟? 中间连接一个反相器与连接三个反相器的延迟应该相差3倍,为什么仿真结果延迟是一样的?我是新手,求解答,谢谢!系统是默认设置的。

此帖出自FPGA/CPLD论坛

回复

6106

帖子

0

资源

五彩晶圆(初级)

说明是有延时

与I/O端口分配到引脚的模式有关吧


回复

1484

帖子

2

资源

五彩晶圆(初级)

外部的延迟不属于仿真软件负责范围,若真要考虑延迟,需要你自己给出延迟。

点评

是FPGA芯片内部的缓冲器或反相器。  详情 回复 发表于 2021-5-13 13:28

回复

46

帖子

0

资源

一粒金砂(中级)

cruelfox 发表于 2021-5-13 10:30 外部的延迟不属于仿真软件负责范围,若真要考虑延迟,需要你自己给出延迟。

是FPGA芯片内部的缓冲器或反相器。


回复

806

帖子

7

资源

版主

信号经过传输线都需要花时间的,都有时延,信号传输快,时延很小也是有的,比如RS485和RS232线太长了信号就传不到了,超过一定距离无法通信


回复

2243

帖子

0

资源

裸片初长成(初级)

你说的是逻辑上实现assign a=b;

还是layout上将两个PIN连接起来。

如果是逻辑实现,我一般不考虑延时。

如果是layout的问题,就要看线有多长。但是一般只有高速信号考虑。


回复
您需要登录后才可以回帖 登录 | 注册

最新文章 更多>>
    关闭
    站长推荐上一条 1/10 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表