★ 社区积分制度 ★ 新手必读 ★ 申请版主★

电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › 学习Verilog-HDL的UART串行通讯模块设计及仿真

返回列表发新帖回复

阅 233|回 0

至芯科技FPGA大牛

646 帖子	0 资源

纯净的硅（初级）

发表于2021-4-22 14:31 最新更新于2021-04-22 14:31 显示全部楼层

学习Verilog-HDL的UART串行通讯模块设计及仿真 [复制链接]

学习Verilog-HDL的UART串行通讯模块设计及仿真.pdf (996.04 KB, 下载次数: 9)

FPGA论坛 CPLD论坛 FPGA教程

回复

举报

返回列表发新帖回复

相关帖子

查找数据手册?

EEWorld Datasheet 技术支持

热门标签

最新文章更多>>

嵌入式Linux应用于开发实践

电子电路基础知识讲座

Altium Designer 21最小系统板电子设计全流程实战教程

编译原理国防科技大学王挺

小梅哥FPGA入门到实践特训班全程高清实录（2019）

热门资料推荐更多>>

开源项目更多>>

新帖速递

随便看看

站长推荐

上一条

1/10

下一条

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版

站点相关：安防电子汽车电子手机便携工业控制家用电子医疗电子测试测量网络通信物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编：100191

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved

微信扫描

快速回复返回顶部返回列表