510|0

7853

帖子

20

资源

版主

ZYNQ调试DDR的时候PS端不关闭缓存的问题 [复制链接]

PL端通过AXI-FULL向DDR写数据,PS端使用内存监视窗口看不到数据变化,但是滚动条向下滚动时PL端更新的数据又会显示出来,而且内存监视窗口显示的数据颜色是灰色的(图1)。

后来发现是因为PS端开启缓存的原因,使用Xil_DCacheDisable();将缓存关闭后数据正常(图2)。

image.png

image.png

 

此帖出自FPGA/CPLD论坛
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾

回复
您需要登录后才可以回帖 登录 | 注册

最新文章 更多>>
    关闭
    站长推荐上一条 1/5 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表