406|0

6733

帖子

0

资源

五彩晶圆(初级)

错误使用派生时钟对逻辑时序的影响 [复制链接]

项目代码编译后打印如下信息:

Info: Clock "CLK48M" has Internalfmax of 67.47 MHz between source register "GLUE_LGC:glue|MCLK" anddestination register "img_lgc:img|N2DSP" (period= 14.822 ns)

信号由MCLK到N2DSP这条通道限定了时针的最高速度只能到67.47MHz。

查看相关代码中存在如下代码段:

always @( posedge CLK48M )

         begin

                   CLKDIV<= CLKDIV + 1;                            //clock divider

         end

always @(posedge CLKDIV[5])        

         begin

                   MCLKB3<= MCLK_EXT;

                   MCLKB2<= MCLKB3;

                   MCLKB<= MCLKB2;

                   MCLK<= MCLKB | MCLKB2 | MCLKB3;

         End

该代码段是对MCLK_EXT做一个简单的防抖处理,相当于使用CLK48M衍生的一个时钟CLKDIV[5]。

MCLK在其它模块中又使用CLK48M系统时钟做了一次锁存,于是相当于在两个CLK48M时钟之间要完成CLKDIV[5]的转换,再用CLKDIV[5]的上升沿去触发MCLK的转换,再输出到目的寄存器。此过程占用时间较长,而CLKDIV[5]所耗的时间显然是多余的。

修改代码后如下:

always @( posedge CLK48M )

         begin

                   CLKDIV<= CLKDIV + 1;                            //clock divider

                   if(CLKDIV == 6'b100000)

                            begin

                                     MCLKB3<= MCLK_EXT;

                                     MCLKB2<= MCLKB3;

                                     MCLKB<= MCLKB2;

                                     MCLK<= MCLKB | MCLKB2 | MCLKB3;

                            end

         end

两个从逻辑功能上看是一样的,但修改后因为只使用CLK48M时钟,逻辑都是以CLK48M为触发时钟,省去了一级触发器的延时,于是大大缩短了从源到目的寄存器的延时。提高了最高时钟速率。编译后打印CLK48M系统时钟最高频率信息如下:

Info: Clock "CLK48M" has Internalfmax of 77.08 MHz between source register "img_lgc:img|DATABUF[13]"and destination register "img_lgc:img|CAM_D[6]" (period= 12.974 ns)

可以看到CLK48M最高频率可以达到77.08M,这个频率是由"img_lgc:img|DATABUF[13]"到"img_lgc:img|CAM_D[6]"之间的路径决定的。后面再继续针对该网络做优化。

这种使用衍生时钟的方法是很多人逻辑设计中存在的错误(因为对时序影响非常严重,所以这里称它为一个错误也不为过),因为比较有典型性,所以特意整理了一下,希望引起初级逻辑工程师的注意。


回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

最新文章 更多>>
    关闭
    站长推荐上一条 1/9 下一条

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

    站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

    北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved
    快速回复 返回顶部 返回列表