大电容滤低频，小电容滤高频？

PowerAnts

大电容滤低频，小电容滤高频？ [复制链接]

 

不了解多组LCR串联后再并联的特性，没有相当的多阶LC滤波器、多级LC陷波器设计能力，千万不要以为用瞎猫碰死耗子的方法可以试出好用的滤波电容器组，你高价买来的某些优秀的参数可能会害死你。

PowerAnts

1000uF高频电解电容与典型104 MLCC并联的阻抗特性图

 

 

 

 

PowerAnts

上图的Y轴转为对数

 

 

PowerAnts

可见，多颗不同的电容并联，ESR并不是越小越好，这下，知道高手高手高高手为什么要在退耦用的MLCC上串零欧电阻（实际约50mR)了吧！

okhxyyo

谢谢分享！！学习到啦~~

maychang

PowerAnts 发表于 2020-10-21 19:17 上图的Y轴转为对数    

此曲线是实测结果，不容置疑。

但尖峰显然是发生了并联谐振，低谷显然是发生了串联谐振，而并联谐振比串联谐振频率低，这个想不通。

PowerAnts

maychang 发表于 2020-10-24 12:19 此曲线是实测结果，不容置疑。 但尖峰显然是发生了并联谐振，低谷显然是发生了串联谐振，而并联谐振比 ...

电解的ESR与MLCC的C并联谐振，产生一个位于电解和MLCC自谐频率（谷）之间的峰

PowerAnts

maychang 发表于 2020-10-24 12:19 此曲线是实测结果，不容置疑。 但尖峰显然是发生了并联谐振，低谷显然是发生了串联谐振，而并联谐振比 ...

非实测，是用EXCEL做的计算表，以我过去调试RF滤波器的经验，用扫频仪来扫也是如此。

maychang

PowerAnts 发表于 2020-10-24 12:38 电解的ESR与MLCC的C并联谐振，产生一个位于电解和MLCC自谐频率（谷）之间的峰

“电解的ESR与MLCC的C并联谐振”

你是说电解电容的ESL吧？

maychang

PowerAnts 发表于 2020-10-24 12:40 非实测，是用EXCEL做的计算表，以我过去调试RF滤波器的经验，用扫频仪来扫也是如此。

“用扫频仪来扫也是如此”

用扫频仪来扫，那就是实测了。

PowerAnts

maychang 发表于 2020-10-24 12:46 “电解的ESR与MLCC的C并联谐振” 你是说电解电容的ESL吧？

笔误，是ESL

PowerAnts

maychang 发表于 2020-10-24 12:47 “用扫频仪来扫也是如此” 用扫频仪来扫，那就是实测了。

我习惯用EXCEL，这种小问题还不至于失手。各看官不信曲线的，完全可以用仿真搭

用EXCEL的原因还有：训练自已面试吹牛逼的心算手算能力，镇住考官。职场上算应用电路，难遇敌手

PowerAnts

以环路设计为例，在电流作用下，L是变量，那么信号建模就是个头痛的事，这也是通常设定L把功率极点“锁定”了的结果，与实测不符。好了，把整个动态做成曲线来优化，就比较爽了

一个项目的立项评审，我会事先花些时间完成各关健器件的状态评估，功率开关、磁性元件、滤波电容的功耗曲线，三年来的经验，目前与实际电路误差20%以内。

maychang

PowerAnts 发表于 2020-10-24 13:29 以环路设计为例，在电流作用下，L是变量，那么信号建模就是个头痛的事，这也是通常设定L把功率极点“ ...

这个比较厉害。

hjl2832

我认为这个曲线是必然的，因为你选用的是1000uF的电解电容，对于电解电容，平时我们都只讲它的ESR（等效串联电阻），但是大家都知道电解电容的内部构造原理（卷筒结构，相当于电感绕线），电容越大，卷筒的层数就越多，这个电感量就越大，所以它实际还有一个ESL值。所以总会有一个频率是它的揩振点。平时我们讲高频滤波，只讲低ESR，那么很多高档电源设计里为什么要用不同容值的电容并联呢，如果只是从低ESR的角度出发，单颗电容的容量足够大时，ESR就会很小，完全没必要用多个电容并联。这里正是因为为了解决电解电容的等效电感ESL与电容揩振的问题（涉及到了EMC）,所以使用不同容量的电容并联，以便减小ESL值。

snowblind123

电解电容与陶瓷电容按一比十的比例并联，噪声最小，1000uf并0.1uf 并1uf 并10uf都会有很大噪声，或者电解电容的输入端有高频电容，然后电解电容再并高频电容噪声会小很多，有的开关电源市电整流后并N多个0.1uf然后再并电解电容滤波