S3C2440 的spi0硬件中断是怎么触发的？

为科学执着

S3C2440 的spi0硬件中断是怎么触发的？ [复制链接]

在S3c2440_intr.h中 spi0的IRQ的值是22，我用KernelIoControl将spi0的IRQ转换成了逻辑中断值。并与事件相关联了，这样只要中断一发生，就可以调用IST函数了。
请问，这个硬件中断是靠什么发生的呢？是靠硬件把某个脚拉低，还是怎样？还是靠软件用SetEvent函数把该事件设为有信号？

mangomkt

http://blog.eeworld.net/gooogleman/archive/2009/02/05/3864269.aspx

不说了，有人说的更好了，看看这个吧。

eaglewxy

有接口都有底层固件（硬件逻辑）的----去看看FPGA/CPLD/ASIC就清楚了

gjenny

引用 2 楼 xqhrs232 的回复:
有接口都有底层固件（硬件逻辑）的----去看看FPGA/CPLD/ASIC就清楚了

那些东西看不懂啊。
如果你知道，能否直接告诉下。
是不是每发送完一个byte或者接受到一个byte硬件会自动产生中断呢？