916|0

2

帖子

0

资源

一粒金砂(初级)

某硅谷芯片公司在华招聘,工作地点上海;需要模拟信号工程师,模拟信号技术负责人...

某硅谷芯片公司在华招聘,目前已经拿到知名投资公司4000多万美金投资;

目前准备在上海,杭州,苏州建立三个研发中心,同时公司大部分员工都是

美国MIT的教授或者学生,所以研发背景很强

 

 

目前招聘如下岗位

1.

主任模拟/混合信号工程师*1

Principle Analog/Mixed Signals Engineer

 

职位描述 Job Description

工作职责 What he/she will do at LT?

CN

  1. 负责与系统架构师/直属经理协商制定模拟/混合信号(AMS) IP (TIA, DAC/ADC, bandgap, LDO)规格;
  2. 负责AMS IP的具体架构选择和设计;
  3. 分配各模块给组员与团队共同完成设计;
  4. 与版图团队合作,协调版图团队设计师的沟通;
  5. 协调AMS IP的文档建立以及在SOC上的集成;
  6. 与封装/PCB/数字团队协调设计测试计划。

EN

 

职位要求 Preferred Qualifications

CN

  1. 8以上业界经验的模拟/混合电路设计工程师
  2. 精通高速模拟电路工作原理,设计技巧及关键参数,包括但不限TIA, DAC/ADC, BANDGAP, LDO, OPAMP, COMPARATOR, SERDES, PLL, DLL
  3. 熟悉深亚微米CMOS工艺,具备多次成功流片经验,具备完整的产品经验;
  4. 熟悉IC设计开发流程,熟练使用常用的EDA开发工具; 熟练使用常用的测试仪器(示波器、频谱仪、网络分析仪等);
  5. 具备独立解决问题的能力,良好的沟通能力和合作态度

 

EN

 

 

2.

模拟/混合信号工程师*2

Analog/Mixed Signals Engineer

 

职位描述 Job Description

工作职责 What he/she will do at LT?

CN

  1. 协助直属经理制定模拟/混合信号(AMS) IP (TIA, DAC/ADC, bandgap, LDO)规格;
  2. 协助AMS IP的具体架构选择和设计;
  3. 独立承担相应模块,与团队共同合作完成设计;
  4. 与版图团队合作,协调版图团队设计师的沟通;
  5. 协调AMS IP的文档建立以及在SOC上的集成;
  6. 与封装/PCB/数字团队协调设计测试计划。

 

职位要求 Preferred Qualifications

CN

  1. 2以上业界经验的模拟/混合电路设计工程师
  2. 精通高速模拟电路工作原理,设计技巧及关键参数,包括但不限于TIA, DAC/ADC, BANDGAP, LDO, OPAMP, COMPARATOR
  3. 熟悉深亚微米CMOS工艺,具备多次成功流片经验,具备完整的产品经验;
  4. 熟悉IC设计开发流程,熟练使用常用的EDA开发工具; 熟练使用常用的测试仪器(示波器、频谱仪、网络分析仪等);
  5. 具备独立解决问题的能力,良好的沟通能力和合作态度

 

 

 

3.高级版图工程师

职位描述 Job Description

工作职责 What he/she will do at LT?

EN

  1. Senior layout designer to work with analog design engineers to perform layout for high speed, high performance analog/mixed signal circuits (TIA, DAC/ADC, etc.) at the block and full chip level in advanced Foundry CMOS process
  2. Work closely with design lead and physical designers for top level floor planning and integration of analog IPs with the SOC system
  3. Establish the layout procedures and best practices within the company while helping to build up the layout team

 

职位要求 Preferred Qualifications

EN

  1. 5+ years’ experience in high performance analog layout in advanced CMOS process (28nm or smaller geometry CMOS, deep metal stack, high frequency design >1 GHz)
  2. Experience with layout of high-performance analog IP blocks such as TIA, DAC/ADC, etc. highly desired
  3. Thorough knowledge with industry standard EDA tools such as Cadence Virtuoso; extensive experience with DRC, LVS tools and debug verification process
  4. Experience with floor planning, block level routing and top level chip assembly
  5. Knowledge of high performance analog layout techniques such as common centroid layout, shielding, use of dummy devices
  6. Experienced in robust power/signal routing and EM analysis
  7. Strong communicator, works well independently and in team situations
  8. Experience in working with distributed design teams a plus

 

公司待遇:基本工资*16+期权

福利:五险一金,午餐等

另外作为研发人员每年都有机会公派到美国半年去学习交流,公司整体是技术氛围,

初级研发有MIT Fellow直接可以来带领,一开始就有机会学习良好的技术理论;

 

加入的话,可以发送简历到John.zhou@talent-sea.cn(注明:来自电子网)

或者微信:zoopu2013

此帖出自求职招聘论坛

回复
您需要登录后才可以回帖 登录 | 注册

关闭
站长推荐上一条 1/6 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表