社区导航

 

搜索
查看: 251|回复: 1

[FPGA开发] 【工程源码】【Modelsim常见问题】Analysis and Synthesis should be completed

[复制链接]

367

TA的帖子

2

TA的资源

纯净的硅(初级)

Rank: 4

发表于 2020-2-22 14:48 | 显示全部楼层 |阅读模式

本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。

 

Analysis and Synthesis should be completed successfully beforestarting RTL NativeLink Simulation

01.png

 


问题原因
仿真前需要在Quartus II中执行一次分析和综合。
解决方法
仿真前需要在Quartus II中执行一次分析和综合。

02.png

此帖出自Altera SoC论坛


回复

使用道具 举报

2093

TA的帖子

0

TA的资源

版主

Rank: 6Rank: 6

发表于 2020-2-22 22:11 | 显示全部楼层

看来是可以搜集成一个合集了



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/3 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-4-8 00:08 , Processed in 0.118812 second(s), 18 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表