社区导航

 

搜索
查看: 180|回复: 0

[FPGA开发] 【Modelsim常见问题】Error: (vsim-3170) Could not find

[复制链接]

367

TA的帖子

2

TA的资源

纯净的硅(初级)

Rank: 4

发表于 2020-2-13 20:21 | 显示全部楼层 |阅读模式

**Error: (vsim-3170) Could not find '……simulation/modelsim/rtl_work.HEX4_tb'.
Error loading design

01.png

 

问题原因
testbench文件名与其中module 后紧跟的名称不匹配,如下图文件名为HEX4_tb,而实际文件中的module名为HEX_tb:

02.png

 

而在设置testbench链接设置时,却将Testbench name和Top level module in test bench的名字都设置为了HEX4_tb,导致modelsim仿真时无法找到时找toplevel (HEX4_tb),因为testbench中命名的是HEX_tb,而通过脚本告诉modelsim的时候却是告诉的HEX4_tb,当然找不到。

03.png

 

解决方法
方法1:将Testbench中的module名改为HEX4_tb,仿真即可通过,如下图所示:

04.png

 

方法2:在quartus 的testbench设置部分将Toplevel module in test bench部分设置为testbench中命名的名字,即不更改testbench中的module名字,让其依旧保持为HEX_tb,而在设置部分如下设置:

05.png

 

然后运行仿真,也可以正常进行仿真。如下图:

06.png

 

此帖出自Altera SoC论坛


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-4-2 12:08 , Processed in 0.086791 second(s), 18 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表