社区导航

 

搜索
查看: 205|回复: 1

[FPGA开发] 【Modelsim常见问题】Error loading design

[复制链接]

367

TA的帖子

2

TA的资源

纯净的硅(初级)

Rank: 4

发表于 2020-2-13 20:05 | 显示全部楼层 |阅读模式

01.png

问题原因
提示信息中提示没有Verilog的仿真许可证,表明是没有获得软件使用许可。

02.png

 

即使用了非免费版本的Modelsim软件,却没有获得软件使用许可证

另外,如果没有提示仿真许可问题,可能是你的代码问题,最大的可能是你的testbench文件的文件名和文件中的模块名不一致,例如testbench文件名叫led_tb.v,而文件中命名模块时写的却是lde_tb。

解决方法
方法1:使用免费版本的modelsim软件,如modelsim altera stater edition。
方法2:购买软件许可证。
方法3: 破解modelsim软件,破解方法见如下链接(altera收费版和se版本破解思路相同,破解工具通用):
【工具教程】ModelSim Altera软件非免费版本的破解方法
http://www.corecourse.cn/forum.php?mod=viewthread&tid=27737
 

获得许可后最好重启Quartus II软件
 

此帖出自Altera SoC论坛


回复

使用道具 举报

26

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2020-2-13 20:21 | 显示全部楼层

谢谢分享!学习了



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-4-5 20:43 , Processed in 0.108703 second(s), 18 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表