社区导航

 

搜索
查看: 222|回复: 3

没空间啦,我能不往板边走线吗!

[复制链接]

169

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2019-9-17 11:45 | 显示全部楼层 |阅读模式
本帖最后由 yvonneGan 于 2019-9-17 11:48 编辑

高速先生原创文 | 黄刚

“什么,需要考虑走线空间不够?我做过的PCB设计里,线与线之间都能随便拉开1百几十mil啊!”
醒醒吧,现在已经是9102年了,现在我们会这样说:“通道太紧张了,走线距离板边就10mil啦!”
                            
很遗憾,高速先生也没有经历过那个美好的时代,仅仅在一些上古PCB大神那里听过说一二,听完之后立马有一种心旷神怡的感觉,就像下面图片一样,差点就忍不住把那几首熟悉的旋律都哼出来了。


高速先生也该醒醒了,现实中大家都知道,其实应该是下面那样(这不就是我们刚经历过的事吗,而且过两周马上又要再来一波了哈)。

 

3.png
是的,现在我们PCB设计的密度真是越来越大了。至于为什么会出现走线空间不够,要走到板边的原因?更多是因为产品的类型所决定。


例如我们的电子通讯类,要求PCB越来越小,又要实现越来越多的功能,说到功能多,其实也就是和告诉你走线多没什么两样。我们最近这样遇到的PCB设计是越来越多,并不是我们真的很矫情的想走在板边,而是因为真的拉不开空间。

4.png 5.png


那么问题来了,在只能走到很靠近板边的情况下,到底对走线的信号质量有多大影响呢?它对1-2G的并行信号甚至高达10G的串行信号影响大吗?

国际惯例,这种东西还是只能通过测试验证才能给出最准确的答案。同样我们也做了相关的测试板进行验证。如下所示:


6.png


结果果然表现出了差别,从阻抗上看,我们本来是控制85欧姆的差分线,板边的那根会比其他板内的走线高3欧姆左右。而损耗方面,板边走线的损耗在高频时会明显的变差。

 

7.png
高速先生也想大概通过仿真的手段去验证一下这个情况,于是把上面的走线截了一小段进行仿真。


8.png
我们扫描走线到板边的距离,得到了和测试相似的结论。在距离板边15mil以内就会对走线产生明显的影响,无论是阻抗还是损耗都能够看出来。而20mil以上则的结果则几乎相同,说明距离板边20mil以上就不会对走线影响很大了。


9.png 10.png
此内容由EEWORLD论坛网友yvonneGan原创,如需转载或用于商业用途需征得作者同意并注明出处

来源:EEWorld 信息发布板块,转载请附上链接
一博科技 www.edadoc.com www.pcbdoc.com


回复

使用道具 举报

1847

TA的帖子

19

TA的资源

版主

Rank: 6Rank: 6

发表于 2019-9-17 11:54 | 显示全部楼层

最开始就多一层  提高点成本  可靠性  高一点   会不会好一点

10年射频微波经历    多载波功放    DC到4G  连续波脉冲功放


回复

使用道具 举报

829

TA的帖子

1

TA的资源

纯净的硅(高级)

Rank: 6Rank: 6

发表于 2019-9-17 14:05 | 显示全部楼层

我觉得也许与信号线到相邻参考层的距离也有关吧?邻层距离近了,对板边的距离要求也许就可以放近些。。。。。



回复

使用道具 举报

42

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2019-9-17 14:30 | 显示全部楼层

学习了,谢谢分享。



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /6 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-10-15 07:21 , Processed in 0.154879 second(s), 18 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表