社区导航

 

搜索
查看: 232|回复: 0

[资料分享] FPGA芯片电源倒灌问题

[复制链接]

55

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2019-9-13 06:42 | 显示全部楼层 |阅读模式

我司一单板(后称V单板)在测试上电时序时发现,FPGAVCC3V3_FPGA电源在上电之前会出现2V左右的台阶,通过对FPGA外围电路的深入分析后,确定主要原因是FPGAIO上拉到VCC3V3VCC3V3上电早于VCC3V3_FPGA,这就导致FPGAVCC3V3_FPGA上电之前,VCC3V3通过IO管脚的ESD保护二极管倒灌到芯片供电电源并产生2V左右的电平,解决办法是在不改变电源树的情况下,倒灌不可避免,只能尽量缩短平台存在时间,对这种倒灌现象的后果做出规避,找到规避措施。

来源:EEWorld FPGA/CPLD板块,转载请附上链接

FPGA芯片电源倒灌问题.docx

438.96 KB, 下载次数: 1



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /6 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-10-15 06:52 , Processed in 0.078757 second(s), 16 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表