社区导航

 

搜索
查看: 220|回复: 0

[资料分享] TMS320C6678设备配置管脚和上电时序

[复制链接]

1232

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2019-9-11 21:54 | 显示全部楼层 |阅读模式

(1) LENDIAN :决定DSP的大小端。
(2) BOOTMODE[12:0] :决定DSP的自启动模式(详情见BootLoader for the C66x DSP User Guide)。
(3) PCIESSMODE : 决定PCIe子系统处于EP、legacy EP还是RC。
(4) PCIESSEN : 决定是否使能PICe 子系统,默认是不使能。
(5) PACKSEL: 决定网络协处理器的输入时钟是核时钟还是PASSCLK时钟。
 DSP上电时序
    DSP的上电时序,就是上电复位的时序。
    设备初始化分为两个阶段:
(1) 所有的供电电源稳定,不同的电源有供电时序,可见下面时序图。
(2) RESET、POR、RESERFULL按时序拉高,当然还包括时钟输入稳定。
注意:
(1) 在电源稳定期间,POR要保持低电平,所以复位前拉低。
(2) DDRCLK、REFCLK应该在POR拉高前触发。
(3) 一旦获得DVDD18供电,RESETSTAT拉低。
      在DVDD18供电前,所有的LVCMOS输入和双向管脚不能驱动为低电平或拉高。
(4) 在DVDD18有效后,RESETSTAT可以在任何时刻被拉高。在POR控制boot下,RESET必须在POR拉高前拉高。
(5) 在电源稳定后,POR必须持续保持低电平至少100us。至此,电源稳定阶段结束。
(6) 在电源稳定阶段后设备初始化需要500个REFCLK时钟周期。最大时钟周期是33.33nsec,所以在POR上升沿前延迟16us是必要的。在整个16us期间,时钟必须是激活的。
(7) 在POR稳定在高电平之后,RESETFULL必须要保持低电平24个REFCLK时钟周期。
(8) 在RESETFULL上升沿,设备锁定GPIO 配置管脚的电平,然后进行配置,到复位状态位RESETSTAT信号拉高延迟大约10000到50000个时钟周期。
(9) GPIO配置必须在RESETFULL上升沿前保持至少12个REFCLK时钟周期(transitions)。
(10) GPIO配置必须在RESETFULL上升沿后保持至少12个REFCLK时钟周期(transitions)。
总的来说:
    在各个电源供电正常后,DSP的时钟稳定后,驱动RESET、POR、RESETFULL依次拉高,在RESETFULL的上升沿锁定DSP复位配置的GPIO电平,然后RESETSTAT拉高,则DSP上电复位完成。



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /5 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-10-19 04:59 , Processed in 0.077109 second(s), 16 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表