社区导航

 

搜索
查看: 204|回复: 1

[经验] 浅谈驱动能力与时序的关系

[复制链接]

55

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2019-9-11 18:02 | 显示全部楼层 |阅读模式

Local Bus是单板中最常用的总线,它既可以工作在同步方式下(如SDRAM),也可以工作在异步方式下,几乎每块单板都必须使用它。它的拓扑接口如 1所示。

1 Local Bus基本拓扑图

1中的拓扑结构往往受到驱动能力的限制,需要增加驱动器,以保证总线上驱动器所发出的驱动信号能正确的被接收器所收到。因此,我们的Local Bus通常会有型如 2结构的拓扑图。

2 Local Bus一般拓扑图

注:图2中忽略了1624416245的控制信号。

来源:EEWorld 模拟电子板块,转载请附上链接

浅谈驱动能力与时序的关系.docx

630.38 KB, 下载次数: 3



回复

使用道具 举报

2万

TA的帖子

327

TA的资源

版主

Rank: 6Rank: 6

发表于 2019-9-11 22:26 | 显示全部楼层

有点意思,芯片驱动能力和时序的关系

假设Addr总线上驱动着3个芯片,那么,Addr<0>的等效电路可以用表示。其中Cout为输出等效电容,大小与一个输入负载相当,实际中可以当作多带了一个容性负载。

360截图20190911222419544.jpg



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /6 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-9-21 14:40 , Processed in 0.108715 second(s), 17 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表