社区导航

 

搜索
查看: 254|回复: 2

[讨论] verilog任务调用

[复制链接]

4

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2019-8-4 14:27 | 显示全部楼层 |阅读模式

虽然任务中不能出现 initial 语句和 always 语句语句, 但任务调用语句可以在 initial 语句
和 always 语句中使用,其语法形式如下:
task_id[(端口1,  端口 2, ........,  端口 N)];
其中 task_id是要调用的任务名,端口 1、端口 2,…是参数列表。参数列表给出传入任
务的数据(进入任务的输入端)和接收返回结果的变量(从任务的输出端接收返回结果) 。
任务调用语句中,参数列表的顺序必须与任务定义中的端口声明顺序相同。任务调用语句是
过程性语句,所以任务调用中接收返回数据的变量必须是寄存器类型。下面给出一个任务调
用实例。

例:通过 Verilog HDL 的任务调用实现一个 4 比特全加器。

module EXAMPLE (A, B, CIN, S, COUT);
 
input [3:0] A, B;
input CIN;
output [3:0] S;
output COUT;
 
reg [3:0] S;
reg COUT;
reg [1:0] S0, S1, S2, S3;
 
task ADD;
 
input A, B, CIN;
output [1:0] C;
 
reg [1:0] C;
reg S, COUT;
 
begin

S = A ^ B ^ CIN;
COUT = (A&B) | (A&CIN) | (B&CIN);
C = {COUT, S};
end
endtask
 
always @(A or B or CIN) begin
ADD (A[0], B[0], CIN, S0);
ADD (A[1], B[1], S0[1], S1);
ADD (A[2], B[2], S1[1], S2);
ADD (A[3], B[3], S2[1], S3);
S = {S3[0], S2[0], S1[0], S0[0]};
COUT = S3[1];
end
endmodule

在调用任务时,需要注意以下几点:
(1)任务调用语句只能出现在过程块内;
(2)任务调用语句和一条普通的行为描述语句的处理方法一致;
(3)当被调用输入、输出或双向端口时,任务调用语句必须包含端口名列表,且信号
端口顺序和类型必须和任务定义结构中的顺序和类型一致。需要说明的是,任务的输出端口
必须和寄存器类型的数据变量对应。
(4)可综合任务只能实现组合逻辑,也就是说调用可综合任务的时间为“0” 。而在面
向仿真的任务中可以带有时序控制,如时延,因此面向仿真的任务的调用时间不为“0” 。

来源:EEWorld EE_FPGA学习乐园板块,转载请附上链接


回复

使用道具 举报

680

TA的帖子

6

TA的资源

纯净的硅(初级)

Rank: 4

发表于 2019-8-5 08:30 | 显示全部楼层
任务不能综合的,

点评

兄弟,task也是可以综合的。  详情 回复 发表于 2019-8-5 09:08


回复

使用道具 举报

64

TA的帖子

0

TA的资源

版主

Rank: 6Rank: 6

发表于 2019-8-5 09:08 | 显示全部楼层
fxyc87 发表于 2019-8-5 08:30 任务不能综合的,

兄弟,task也是可以综合的。



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /5 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-9-22 22:12 , Processed in 0.117701 second(s), 17 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表