社区导航

 

搜索
查看: 312|回复: 2

[求助] FPGA实例化问题

[复制链接]

347

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2019-7-22 19:10 | 显示全部楼层 |阅读模式

各位大神,问个问题哈,如下所示:

module test(A,B,C)

endmodule

test t1(.A(AX),.B(BX),.C(CX))

 

如上述所示,为实例化test模块,但是我没给A,B,C是值都是变量,我想问一下,这样可以吗?

如果可以,开始变量没有赋值时,他按照什么执行呢?

来源:EEWorld EE_FPGA学习乐园板块,转载请附上链接


回复

使用道具 举报

6433

TA的帖子

4

TA的资源

版主

Rank: 6Rank: 6

发表于 2019-7-22 23:34 | 显示全部楼层

虽然看起来是软件代码似的,但fpga最终是转换成电路的,也就是会映射到管脚的电平状态,有个默认状态(高 or 低)

点评

好的 谢谢  详情 回复 发表于 2019-7-23 13:12
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰


回复

使用道具 举报

347

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

 楼主| 发表于 2019-7-23 13:12 | 显示全部楼层
chenzhufly 发表于 2019-7-22 23:34 虽然看起来是软件代码似的,但fpga最终是转换成电路的,也就是会映射到管脚的电平状态,有个默认状态(高 o ...

好的 谢谢



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /3 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-8-21 03:07 , Processed in 0.126108 second(s), 17 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表