印制电路板的可靠性设计-去耦电容配置

JLCS

印制电路板的可靠性设计-去耦电容配置 [复制链接]

在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就

会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，

是印制电路板的可靠性设计的一种常规做法，配置原则如下：

　　●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的

抗干扰效果会更好。
　　●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯

片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电

流很小（0.5uA以下）。
　　●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线

（GND）间直接接入去耦电容。
　　●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。
TEL 18681576392  详情可见www.sz-jlc.com/s