社区导航

 

搜索
查看: 695|回复: 1

[求助] verilog中怎么实现对两个部分代码的判断执行

[复制链接]

2

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2019-4-19 10:37 | 显示全部楼层 |阅读模式
我想实现通过不同的输入对两种功能进行选择,比如a=1时执行功能1,a=0时执行功能2。
现在功能1和功能2的代码已经单独综合成功。

但是现在有个问题:
如果想把这两种功能放在一份代码中完成,就需要在最开始就对a进行判断,
但是功能1和2都是由多个always组成的,always之间不能嵌套,
所以我就不知道应该怎么把这个判断语句放进去了

那么我应该怎么把功能1和2划分成两个独立模块呢
或者直接再写一个顶层文件来判断然后元件例化?

谢谢大佬们!!!

来源:EEWorld EE_FPGA学习乐园板块,转载请附上链接


回复

使用道具 举报

64

TA的帖子

0

TA的资源

版主

Rank: 6Rank: 6

发表于 2019-4-24 09:18 | 显示全部楼层
你可以让两部分同时执行,最后根据条件选择一个你想要的结果就可以了


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /5 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-9-22 23:03 , Processed in 0.102118 second(s), 16 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表