社区导航

 

搜索
查看: 4482|回复: 10

[求助] Vivado仿真问题

[复制链接]

5

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2019-1-25 22:09 | 显示全部楼层 |阅读模式
用vivado仿真是遇到下面的问题,代码都看了,没有发现异常
目录下的文件也检查过了,也没有异常
感觉像是软件安装有问题,但也找不出哪里的问题

有没有遇到这种情况,怎么解决的?


[USF-XSim-62] 'compile' step failed with error(s) while executing 'D:/Works/FPGA/Xilinx/project_test_1/project_test_1.sim/sim_1/behav/xsim/compile.bat' script. Please check that the file has the correct 'read/write/execute' permissions and the Tcl console output for any other possible errors or warnings.

[Vivado 12-4473] Detected error while running simulation. Please correct the issue and retry this operation.

testbench -->

module simu(
);
// testbench 时钟信号
reg clk = 0;
always #10 clk <= ~clk;
// 输出信号
wire out;
// 调用test模块
test mytest(clk, out);
endmodule

module -->

module test(
input in,
output out
);
assign out = ~in;
endmodule



此帖出自FPGA/CPLD论坛


回复

使用道具 举报

1202

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2019-1-26 10:45 | 显示全部楼层
语法报错了


回复

使用道具 举报

5

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

 楼主| 发表于 2019-1-27 21:47 | 显示全部楼层

就是写了个简单的反相器,modelsim编译仿真是可以过的

点评

不是提示你语法有问题嘛,它告诉你哪里不妥,你看一下呀  详情 回复 发表于 2019-1-28 17:12


回复

使用道具 举报

2187

TA的帖子

0

TA的资源

裸片初长成(初级)

Rank: 10Rank: 10Rank: 10

荣誉会员勋章

发表于 2019-1-28 10:23 | 显示全部楼层
好好看看映射部分是怎样定义的
test mytest(clk, out);

这部分的问题


回复

使用道具 举报

1202

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2019-1-28 17:12 来自手机 | 显示全部楼层
yshmilyou 发表于 2019-1-27 21:47
就是写了个简单的反相器,modelsim编译仿真是可以过的

不是提示你语法有问题嘛,它告诉你哪里不妥,你看一下呀


回复

使用道具 举报

26

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2019-1-31 13:42 | 显示全部楼层
the file has the correct 'read/write/execute' permissions
似乎是你的文件权限设置的不对,
是在linux上跑的吗? chmod一下看看
如果是windows系统,感觉就比较复杂了


回复

使用道具 举报

5

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

 楼主| 发表于 2019-2-14 22:40 | 显示全部楼层
testset 发表于 2019-1-31 13:42
the file has the correct 'read/write/execute' permissions
似乎是你的文件权限设置的不对,
是在linux ...

window系统,看文件权限没问题啊,文件夹命名也没看到异常,感觉像是软件没装好,但是重装了两次也都是同样的问题


回复

使用道具 举报

2187

TA的帖子

0

TA的资源

裸片初长成(初级)

Rank: 10Rank: 10Rank: 10

荣誉会员勋章

发表于 2019-2-15 09:06 | 显示全部楼层
你的reg clk = 0;是导致错误的原因
一般不这么写。始终初始化一般在inintial中。
再详细看看testbench怎么写


回复

使用道具 举报

2187

TA的帖子

0

TA的资源

裸片初长成(初级)

Rank: 10Rank: 10Rank: 10

荣誉会员勋章

发表于 2019-2-15 09:09 | 显示全部楼层
一般testbench每个信号变化都和时间有很大关系,否则你怎么测试被测module中各个信号的对应关系。


回复

使用道具 举报

5

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

 楼主| 发表于 2019-2-16 22:34 | 显示全部楼层
heningbo 发表于 2019-2-15 09:09
一般testbench每个信号变化都和时间有很大关系,否则你怎么测试被测module中各个信号的对应关系。

是软件的问题,不知道怎么回事,好像环境变量没有设置好

"xvlog --incr --relax -prj simu_vlog.prj"
系统找不到指定的文件。


回复

使用道具 举报

1

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2020-2-16 19:18 | 显示全部楼层
yshmilyou 发表于 2019-2-16 22:34 是软件的问题,不知道怎么回事,好像环境变量没有设置好 "xvlog --incr --relax -prj simu_vlog.prj" ...

你好,问你找到了吗,我也遇到同样的问题了。



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-4-6 20:27 , Processed in 0.319329 second(s), 18 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表