社区导航

 

搜索
查看: 1392|回复: 0

[经验分享] Vllink lite硬件设计资料

[复制链接]

671

TA的帖子

3

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-10-13 17:34 | 显示全部楼层 |阅读模式
本帖最后由 le062 于 2018-11-5 05:53 编辑

使用GD32F350制作的Vllink lite硬件非常简单:
  • 一路SPI实现SWD时序
  • 两路SPI主从配合实现JTAG时序
  • 一路USART实现CDC串口
  • 一路USART的RX实现SWO
  • USBOTG作为device,与主机通讯。
  • 扩展了两颗LED,一个按键
  • 利用USB SOF校准内部48M,无需外部晶振
  • GD32F350 LQFP48及QFN28二选一设计【注意,暂未构建QFN28版本的程序,不同封装的引脚使用略有不同】

-------------------------------------------------
2018年11月5日更新:
支持USB Bulk异步乒乓传输;CDC串口支持模式配置;略微优化SWD;完成SWD稳定性测试;SWD @16M 速度可达400KB/S。
vllink_lite.r2.20181102.zip (813.95 KB, 下载次数: 10)

VLlink_lite.R1.sch.pdf

145.98 KB, 下载次数: 38

vllink_lite.r1_gerber.zip

174.12 KB, 下载次数: 8

i.MX RT1010 真香


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-6-6 18:07 , Processed in 0.096332 second(s), 22 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表