社区导航

 
查看: 1039|回复: 2

[FPGA开发] DDR3初始化失败 校验失败

[复制链接]

107

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-10-10 18:51:49 | 显示全部楼层 |阅读模式
altera cycloneV ddr3初始化  校验失败(local_cal_fail为高)往哪方面找原因呀?  工程是官方例程改的,就改了器件型号、分配了引脚。下载下去后local_cal_fail为高。
配置如图。

引脚一个一个配的,并检查了一遍,没有问题。相关电平与阻抗通过tcl配置好的,编译后没有问题。复位是软件复位,8秒一个。我是非常纳闷为啥板子上也不搞一个硬件复位按键

求大神指点一下,之前用的硬核连布线都过不了,说是pll有什么问题。后面改用软核,初始化一直有问题


此帖出自Altera SoC论坛
360截图20181010184216234.jpg
360截图20181010184241869.jpg
360截图20181010184251269.jpg
360截图20181010184302741.jpg
360截图20181010184322415.jpg
360截图20181010184328541.jpg
360截图20181010184339061.jpg
360截图20181010184348885.jpg


回复

使用道具 举报

4

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-11-14 16:41:00 | 显示全部楼层
问题解决了吗,什么情况?


回复

使用道具 举报

4

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-11-14 20:37:57 | 显示全部楼层
运行tcl脚本的时候要仔细,千万不要点到example下的tcl,18.0下那个是5CGX的一个型号,核对一下你的pin location是不是和器件型号一致,


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-12-10 09:55 , Processed in 0.140535 second(s), 16 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表