原帖由 eeleader 于 2011-3-2 09:02 发表 网表极代码用户怎么调用和连接? 望夏老师指点,或有相关书籍推荐一下!
网表级代码就是综合和布局布线完成后,由综合器根据设计者选择的不同仿真工具,语言和器件自动生成的可以进行布局布线后时序仿真的代码。
仿真过程与RTL仿真完全一样,但被仿真的代码却完全不同,RTL代码是很容易理解,因为它是带有注释的源代码,而网表代码很难理解它是由元件库中的基本元件模型或宏模型组成的复杂逻辑。
不同的综合工具产生的网表扩展名不同,放置的子目录也不同。如果选择用ModelSim工具做仿真,语言用Verilog,则由Altera Quartus工具综合后产生的网表放在项目文件夹下的simulation子目录,综合后网表的扩展名是.vo,延迟文件的扩展名是.sdf。可以用原来仿真RTL代码的testbench对其进行仿真。而Xilinx 由ISE产生的网表则放在项目文件夹下,netgen子目录下,其扩展名根据选择的器件不同而不同。这些比较深入的内容没有书籍,只能靠自己看仿真和综合工具的帮助。我编写的书上提到布局布线后仿真,也举了例子,同学们想要掌握必须自己操作练习。 |