社区导航

 

搜索
收藏本版 (49) |订阅

FPGA/CPLD 今日: 0|主题: 9302

作者 回复/查看 最后发表
预览 [求助] FPGA开发板的选购 @【FPGA/CPLD】 heatlevel  ...2 DB_DOG 2018-11-24 261220 weiiaser 2018-12-26 20:13
悬赏 预览 [求助] fpga 怎么读取epcs 里的id @【FPGA/CPLD】 - [悬赏 5 枚芯币] attachment liwenz 2016-10-12 175946 yeheng2008 2018-12-25 17:04
预览 有奖问答:在线寻找英特尔® 视觉加速设计“全知”达人 @【EE_FPGA学习乐园】 attach_img EEWORLD社区 2018-12-18 9956 wuxianshuchuan 2018-12-20 18:02
预览 [Xilinx] 可替代EPM570T144C5型号是什么型号的? 需要PIN2PIN兼容 @【FPGA/CPLD】 chuzhaonan 2018-12-11 3595 chuzhaonan 2018-12-19 09:50
预览 用fpga开发板和adc0809做lcd液晶电压表 vhdl语言版 @【FPGA/CPLD】 attachment  ...2 hefeifei1990 2010-12-18 287237 dz497301217 2018-12-17 13:43
预览 [分享] FPGA架构和应用基础知识 @【FPGA/CPLD】 attach_img 朗锐智科 2018-12-14 3614 YK168 2018-12-16 16:08
预览 [原创] 【分享】FPGA通俗易懂的入门教材。规范设计,少走弯路 @【FPGA/CPLD】 attachment njiggih 2018-11-15 7786 byang_1000 2018-12-13 09:17
预览 [讨论] 板上运行的FPGA代码如何防止copy @【FPGA/CPLD】 heningbo 2018-12-11 7807 lcl_woniu 2018-12-13 09:05
预览 [求助] 为什么在VHDL源程序中时钟是上升沿触发,在modelsim仿真时波形却是下降沿触发的?... @【FPGA/CPLD】 attach_img dy_dsm 2018-12-10 31105 dy_dsm 2018-12-11 15:11
悬赏 预览 [求助] AD+FPGA+异步FIFO+CMI+SPI代码 @【FPGA/CPLD】 - [悬赏 10 枚芯币] attach_img 贰月玖 2018-12-8 3645 chenzhufly 2018-12-10 13:48
预览 [求助] 用cycloneIV做烟雾检测,示数一直没有变化 @【FPGA/CPLD】 attach_img 摇头玩 2018-12-6 3628 coyoo 2018-12-10 13:06
预览 [原创] 凔海笔记之FPGA(八):Verilog描述RS232 UART @【FPGA/CPLD】 attach_img 凔海 2016-5-17 73252 lkrsc3089 2018-12-7 10:16
预览 [Xilinx] XC3S200A芯片加载问题 @【FPGA/CPLD】 sxlyxmail 2018-12-6 0490 sxlyxmail 2018-12-6 20:11
预览 [求助] 远程更新altera 加载芯片epcs128 @【FPGA/CPLD】 attach_img wenshikui 2018-5-18 11290 不喝可乐的 2018-12-4 11:00
预览 [原创] VGA显示圆-至简设计与应用FPGA @【FPGA/CPLD】 guyu_1 2018-12-3 0466 guyu_1 2018-12-3 10:36
悬赏 预览 [求助] 关于ddr4 的c0_init_calib_complete @【FPGA/CPLD】 - [悬赏 1 枚芯币] 天水南安 2018-12-1 1476 lhl2512486390 2018-12-1 18:50
预览 DS 5连接出错,提示unable to connect to TCP:localhost,会是什么原因? @【Altera SoC】 attach_img hl9527 2017-8-23 63109 hl9527 2018-11-30 11:09
预览 [求助] 建立时间与保持时间 @【FPGA/CPLD】 attach_img 平漂流 2018-11-29 3529 chunyang 2018-11-29 22:56
预览 [求助] 关于Modelsim仿真ise中fatalerror @【FPGA/CPLD】 attach_img li617296559 2018-11-27 2496 郝旭帅 2018-11-28 17:01
预览 大神指导 fpga altera 把50MHZ 时钟分频 来读取 rom 数据,mif文件 @【Altera SoC】 attach_img Thomas520 2018-11-28 3591 heningbo 2018-11-28 09:13
预览 [求助] altera的FPGA怎么实现PWM波形输出 @【FPGA/CPLD】 tianma123 2012-12-8 32676 Thomas520 2018-11-28 09:10
预览 [讨论] 有做过神经网络在FPGA上的实现的吗? @【FPGA/CPLD】 zpccx 2018-3-7 41682 Y_S_ 2018-11-25 11:01
预览 [经验] 基于FPGA设计的数字时钟 毕设(视频 源码) @【FPGA/CPLD】 attachment njiggih 2018-11-23 3600 txs1974 2018-11-23 11:20
预览 [原创] 2019FPGA就业竞争与指导 @【FPGA/CPLD】 attachment guyu_1 2018-11-22 0619 guyu_1 2018-11-22 00:00
预览 LVDS接收 @【Altera SoC】 BIT_Wang 2018-11-15 6650 BIT_Wang 2018-11-19 15:36
预览 [原创] 基于fpga的FIR滤波器设计(附上源码代码下载) @【FPGA/CPLD】 attachment njiggih 2018-11-16 2608 njiggih 2018-11-19 11:11
预览 [原创] 信号发生器和DA转换 FPGA案例教程 @【FPGA/CPLD】 guyu_1 2018-11-16 1632 懒猫爱飞 2018-11-16 00:18
预览 [原创] 分享贴:刚完成的FPGA插值滤波器设计 @【FPGA/CPLD】 guyu_1 2018-11-15 0435 guyu_1 2018-11-15 00:26
预览 DDR3初始化失败 校验失败 @【Altera SoC】 attach_img flying~ 2018-10-10 21694 Adrianer 2018-11-14 20:37
预览 [原创] 基于FPGA的插值滤波器设计 @【FPGA/CPLD】 attachment njiggih 2018-11-14 0549 njiggih 2018-11-14 16:04
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

同步导入我的博客 博客同步启用     博客分类

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-6-25 19:58 , Processed in 0.193061 second(s), 79 queries , Gzip On, MemCache On.

返回顶部 返回版块