社区导航

 

搜索
收藏本版 (48) |订阅

FPGA/CPLD 今日: 0|主题: 9043

作者 回复/查看 最后发表
预览 【Altera SoC体验之旅】高速数据采集之中断 @【Altera SoC】 attach_img heatlevel agree  ...2 chenzhufly 2015-4-16 3612224 TankTseng 2018-9-14 16:45
预览 [原创] FPGA至简设计法经典案例1241003385 @【FPGA/CPLD】 guyu_1 2018-9-14 0409 guyu_1 2018-9-14 15:37
预览 Flash断电后程序消失 @【Altera SoC】 BIT_Wang 2018-9-12 1529 teleagle 2018-9-12 10:49
预览 菜鸟开玩ZRtech  Altera CycloneIV FPGA开发板 @【Espier专区】 attach_img 草雪林 2014-7-9 198434 jameslee 2018-9-10 11:54
预览 [Altera] 热像仪数字视频信号如何才能传到上位机上做实时的视频处理 @【FPGA/CPLD】 cyuleo 2018-9-9 2492 电子微创意 2018-9-9 18:40
预览 [求助] 求大神帮写个testbench @【FPGA/CPLD】 刘123 2018-8-2 11909 刘123 2018-9-8 15:52
预览 [分享] FPGA设计进阶技巧(一)-FPGA帧率采样计算 @【FPGA/CPLD】 attachment goodbey155 2018-9-6 0509 goodbey155 2018-9-6 10:54
预览 [经验] 【转】FPGA寄存器自动化配置核心设计技巧 @【FPGA/CPLD】 njiggih 2018-9-5 0508 njiggih 2018-9-5 10:26
预览 PCI的VHDL源码 @【FPGA/CPLD】 attachment  ...23 hoyt629 2009-11-2 4010999 heningbo 2018-9-4 17:46
预览 [求助] signaltap II综合assign语句的问题 @【FPGA/CPLD】 平漂流 2018-8-10 4775 963722806 2018-9-4 15:01
预览 [求助] 求助!工控产品,使用fpga来设计的,程序外部导入安全怎么设计? @【FPGA/CPLD】 heatlevel  ...2 EC1018 2018-8-29 24977 dzgc42673 2018-9-4 14:14
预览 [分享] FPGA设计整洁代码3-信号命名和定义应该明确 @【FPGA/CPLD】 attachment guyu_1 2018-9-4 1450 superstar_gu 2018-9-4 09:16
预览 [经验] 向李小龙学FPGA @【FPGA/CPLD】 attachment guyu_1 2018-9-3 0432 guyu_1 2018-9-3 10:49
预览 Altera Cyclone V Soc 开发板欣赏 @【Altera SoC】 attach_img heatlevel  ...23 ou513 2014-11-6 438126 zhiyurui 2018-9-1 15:11
预览 [Altera] FPGA反推法应用实例——检查代码 @【FPGA/CPLD】 attachment njiggih 2018-9-1 0434 njiggih 2018-9-1 15:03
预览 求助:CycloneVSOC网口通信不成功 @【Altera SoC】 uyuewtu7686 2018-4-25 21282 zhiyurui 2018-9-1 15:01
预览 [求助] 怎么在数码管上显示电机转速 @【FPGA/CPLD】 attachment 刘123 2018-8-31 5736 maychang 2018-9-1 10:07
预览 [分享] 各类电压标准 @【FPGA/CPLD】 attach_img 郝旭帅 2018-9-1 0572 郝旭帅 2018-9-1 10:00
预览 [经验] FPGA干净的代码是程序员的核心技能 @【FPGA/CPLD】 attachment guyu_1 2018-8-30 1604 森林里的海沟 2018-8-31 16:27
预览 [原创] 代码整洁之道(2) @【FPGA/CPLD】 attachment guyu_1 2018-8-31 2474 懒猫爱飞 2018-8-31 14:43
预览 [求助] 4096点FFT变换的FPGA程序求助 @【FPGA/CPLD】 小二红 2015-9-22 163594 七度王爵 2018-8-30 16:35
预览 [求助] 为什么资源报告里显示消耗了一个LUT,而RTL视图里却有两个? @【FPGA/CPLD】 HAORUIMIN 2018-8-28 1463 郝旭帅 2018-8-29 15:12
预览 [求助] usb blaster电脑识别不了怎么办啊! @【FPGA/CPLD】 attach_img 刘123 2018-8-23 5978 刘123 2018-8-28 16:47
预览 [Altera] intel-FPGA片内存储器设计问题 @【FPGA/CPLD】 attachment 郝旭帅 2018-8-27 2587 郝旭帅 2018-8-28 15:06
预览 [原创] 逆向思维模式在FPGA设计中应用 @【FPGA/CPLD】 guyu_1 2018-8-27 0500 guyu_1 2018-8-27 10:14
预览 [求助] AD9912测试板 @【FPGA/CPLD】 y2018y 2018-8-27 0518 y2018y 2018-8-27 00:54
预览 【FPGA入门到实战】无线通信中的DDS原理,一步一步讲解FPGA实现数字频率合成器; ... @【尤老师专栏】 attachment 尤老师 2016-8-26 118793 吉安的心该有 2018-8-26 23:54
预览 [求助] jic文件下载后无反应 @【FPGA/CPLD】 attach_img xiaoganer 2015-11-4 11742 xiaoganer 2018-8-24 10:12
预览 [经验] 基于FPGA的DDS设计 @【FPGA/CPLD】 attach_img haoshuai 2018-8-22 4865 郝旭帅 2018-8-24 08:52
预览 [求助] 高边开关的工作原理不理解 @【FPGA/CPLD】 attachment sunboy25 2018-8-20 2746 sunboy25 2018-8-23 10:30
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

同步导入我的博客 博客同步启用     博客分类

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-2-16 06:48 , Processed in 0.173742 second(s), 78 queries , Gzip On, MemCache On.

返回顶部 返回版块